4.3. Выбор варианта проектирования.
Рассмотрим три варианта проектирования оборудования сонаправленного стыка:
реализация оборудования на дискретных элементах,
исполнение в микропроцессорном варианте,
создание оборудования на основе ПЛИС.
При реализации оборудования сонаправленного стыка с помощью дискретных элементов возникает ряд проблем. На современном уровне технического развития к оборудованию передачи данных предъявляются высокие требования. Оборудование должно реализовывать большое количество сервисных функций. При реализации оборудования в дискретном базисе , оно бы потребовало большого количества дискретных элементов. Во-вторых, большое количество радиоэлектронных элементов влечет за собой большое количество паянных соединений. Это снижает надежность изделия, поскольку при большом количестве паянных соединений велика вероятность ошибок и возникновения пересечений. Надежность системы будет зависеть от элементов, имеющих самую низкую надежность. В-третьих, к современному оборудованию предъявляются жесткие требования по занимаемому объему, поэтому разработчики должны проектировать компактную аппаратуру.
Реализация оборудования в микропроцессорном варианте имеет ряд преимуществ по сравнению с дискретными элементами.
Резко уменьшается занимаемая площадь на печатной плате, т.к. почти все сосредоточенно в центральном процессоре. Простота настройки оборудования обеспечивается программными средствами. Реализация на микропроцессорном базисе обеспечивает большую гибкость всей системе, поскольку существует возможность изменения выполняемых функций системы, изменив программу. Такой возможности лишен вариант реализации на дискретных элементах. Оборудование созданное на базе микропроцессорной техники обладает высоким быстродействием, что необходимо при обработке поступающих информационных потоков.
Однако применение микропроцессоров ограничивается их стоимостью, к тому же стоимость программных продуктов на сегодняшний день может достигать десятков тысяч долларов.
Почти всех выше описанных недостатков лишен способ реализации на ПЛИС.
ПЛИС занимают небольшой объем на печатной плате, обладают высоким быстродействием. Обеспечивают минимальную задержку распространения сигнала от входа до выхода 5 нс. ПЛИС имеют низкую стоимость , что делает их легко доступными для большинства организаций, ведущих проектирование электронной аппаратуры. ПЛИС позволяют изменять свою внутреннюю структуру, что обеспечивает гибкость системе. Самые новейшие разработки ПЛИС позволяют обходиться без программаторов, необходимо лишь иметь доступ к порту компьютера.
Исходя из всего выше сказанного был сделан следующий выбор:
организация линейного интерфейса и преобразование сигналов организовать с помощью ИС фирмы EXAR, а управление на ПЛИС фирмы ALTERA.
4.4. Структура оборудования сонаправленного стыка.
4.4.1.Структурная схема платы од-110.
Структурная схема платы представлена на Рис.4.7
На структуре платы выделены 2 одинаковых канала передачи информации, каждый из которых в свою очередь представлен в виде:
входного блока,
блока преобразования сигнала,
управления,
блока выходных буферов,
блока индикации.
Поскольку 2 канала полностью одинаковы, рассмотрим один из них.
Входной блок.
Входной блок выполняет прием и передачу информации из потока 64 кбит/с. Он представляет собой микросхему XR-T6164, линейный интерфейс для потоков со скоростями до 1544 кбит/с.
Блок преобразования сигнала.
Блок преобразования сигнала необходим для приема и передачи потока данных 64 кбит/с из потока данных 2048 кбит/с. Основой данного блока является микросхема XR-T6166.
Вместе микросхемы XR-T6164 и XR-T6166 образуют сонаправленный стык.
Схема управления.
Схема управления реализованная на ПЛИС выполняет все сервисные функции по управлению потоками обмена информацией между шиной ST-BUS и сонаправленным стыком. Данная ПЛИС позволяет организовывать шлейфы для проверки оборудования пользователей.
Блок выходных буферов.
Блок выходных буферов необходим для хранения и выдачи информации в процессе обмена.
Блок индикации.
Блок индикации сигнализирует о нарушениях в каналах обмена информации.
Работа ОСС происходит следующим образом.
Поток 64 кбит/с поступает от пользователя на входной блок. Далее этот поток поступает на блок преобразования сигнала, в котором он преобразуется в формат для передачи в поток 2048 кбит/c. Схема управления следит за потоком обмена и может выдавать сигналы о сбоях, такие как потеря входного сигнала, потеря синхронизации, вставка и удаление байта и др. В этих случаях происходит также световая индикация аварии с помощью блока индикации.
Блок выходных буферов выполняет функции хранения информации обмена и выдачи ее на шину в определенные моменты времени.
Функциональная схема платы ОД-110
Функциональная схема платы ОД-110 представлена в Приложении 1.
Схема представляет собой 2 канала обмена потоками информации. Ввиду того, что они одинаковы, рассмотрим один из них.
В данной схеме можно выделить следующие функциональные блоки:
входной блок;
блок преобразования сигнала;
блок управления ;
блок выходных буферов;
блок индикации;
Входной блок.
Входной блок содержит входной и выходной трансформаторы, которые служат для передачи и приема потока информации 64 кбит/с из линии передачи, а также микросхему XR-T6164, которая вместе с этими трансформаторами образуют линейный интерфейс для передачи потока 64 кбит/с.
Поток 64 кбит поступает на входы RX+I/P и RX-I/P. После преобразования в уровни TTL он с выходит с выходов S+R, S-R.
На входы TX+I/P, TX-I/P поступает преобразованный из 2048 кбит/с в 64 кбит/с поток , который после преобразования в биполярный сигнал выходит на выходной трансформатор.
Блок преобразования сигнала.
Блок преобразования сигнала является микросхемой XR-T6166, которая выполняет функции по передаче и приему данных 64 Кбит/с из потока данных 2048 кбит/с.
Входной поток поступает на входы S+R, S-R , которые синхронизируются сигналом TS1R или TS2R. Приемник преобразует кодированный последовательный поток 64 кбит/с в 8 битные блоки последовательных данных 2048 кбит/с, пригодные для вставки в РСМ.
В передатчик на вход PCMIN поступает поток 2048 кбит/с , который синхронизируется сигналом 2048 кГц на входе TX2MHZ и управляется сигналом time_slot на входе TS1T или TS2T. 8 бит РСМ данных сдвигаются во входной регистр передатчика по фронту TX2MHZ при наличии time_slot. Далее эти данные сдвигаются в регистр защелку и передаются в поток 64 кбит/с, управляемый сигналом 256 кГц на TX256KHZ.
Блок управления.
Блоком управления является ПЛИС, выполняющая функции по проверке режима работы всего информационного канала, а также обеспечивающая проверку работы удаленного оборудования путем организации шлейфов.
Преобразованный поток данных из 64 кбит/с в 2048 кбит/с Pcmout подается на входы выходных буферов. ПЛИС выдает сигналы разрешения работы с одной из 3-х шин ST-BUS ( Pcmouten0, Pcmouten1, Pcmouten2 ).
Поток 2048 кбит/с с одной из 3-х шин ST-BUS ( Bdo0, Bdo1, Bdo2 ) с выхода ПЛИС Pcmin поступает на аналогичный вход микросхемы XR-T6166. Работа ПЛИС дает возможность организовать шлейф, путем завода выхода микросхемы XR-T6166 Pcmout на вход Pcmin. Данные операции позволяют протестировать аппаратуру сонаправленного стыка.
Аналогично путем организации шлейфа можно проверить работу аппаратуры ST-BUS. ПЛИС обеспечивает подключение выходов микросхемы XR-T6166 T+R, T-R на входы этой же микросхемы S+R, S-R соответственно.
В процессе работы канала ПЛИС сигнализирует о возникающих авариях, таких как: вставка или удаление байта, потеря входного сигнала, потеря синхронизации и др. Для этого служат выходы аварийных ситуаций, а также сигнал общей аварии, объединяющий все эти сигналы аварий.
Блок индикации.
Блок индикации служит для визуальной сигнализации сигнала общей аварии в канале обмена.
Рассмотрим работу информационного канала в целом.
Биполярный сигнал с входного трансформатора поступает на входы RX+I/P и RX-I/P микросхемы XR-T6164. После преобразования сигнала в уровни TTL, он поступает на входы S+R, S-R микросхемы XR-T6166, управляемые TS1R или TS2R в зависимости от RTSEL. Поступивший поток 64 кбит/c преобразуется в 8 битные блоки последовательных данных 2048 кбит/с. С выхода Pcmout микросхемы XR-T6166 преобразованный поток поступает на входы выходных буферов, откуда с разрешением работы по одной из 3-х шин ST-BUS выставится на шину.
Информационные данные, поступающие по одной из шин ST-BUS, проходя через мультиплексор организации дальнего шлейфа, поступают на вход Pcmin микросхемы XR-T6166. Данный вход тактируется частотой на TX2MHZ. 8 битные пакеты потока 2048 кбит/с преобразуются в кодированный поток 64 кбит/с. Выходы микросхемы XR-T6166 потока 64 кбит/с T+R, T-R управляются сигналами TS1T или TS2T, в зависимости от TTSEL, и синхронизируются TX256KHZ. Далее поток 64 кбит/с поступает на входы TX+I/P, TX-I/P микросхемы XR-T6164. Сигнал преобразуется в биполярный и выходит на передающий трансформатор.
При возникновении одной из описанных выше аварийных ситуаций ПЛИС выдает сигнал общей аварии, который индицируется с помощью светодиода.
Функциональное описание микросхемы интерфейса сонаправленного стыка XR-T6166
Микросхема XR-T6166 содержит цифровую электрическую схему, необходимую для создания интерфейса для передачи и приема данных 64 Кбод из потока данных 2048 Кбод. Микросхема XR-T6166 вместе с микросхемой XR-T6164 образуют сонаправленный интерфейс по Рекомендации CCITT G.703.
Микросхема XR-T6166 содержит разделенные передающую и принимающую секции. Передатчик преобразует 8 бит последовательных данных из потока 2048 Кбод в кодированный 64 Кбод поток данных. Приемник , который выполняет обратные операции, декодирует поток данных 64 Кбод, выделяет синхросигнал, и затем выдает данные в формате 2048 Кбод. Микросхема XR-T6166 обеспечивает характеристики, которые позволяют определить что произошла вставка или удаление данных как при приеме, так и при передаче данных. Эти проскальзывания индицируются битами вставки и удаления.
Характеристики
CMOS технология, обеспечивающая низкое энергопотребление
Все входы и выходы как приемников так и передатчиков TTL совместимы
Выход Alarm сигнализирует потерю принимаемой биполярной виоляции
Допуск в 125 мкс при синхронной передаче данных в приемнике и передатчике позволяют работать в плезиохронных сетях
Передатчик и приемник сигнализируют путем бита вставки или удаления при проскальзываниях в синхросигнале, а также обеспечивают индикацию проскальзывания на выходах логическими уровнями
Описание системы.
Передатчик.
Структурная схема передатчика изображена на Рис. 4.8.
Рис.4.8. Структурная схема передатчика
Передатчик преобразует 8 битные пакеты или октеты последовательных данных 2048 Кбод в кодированный поток 64 Кбод. Во время этой операции вход данных управляется внешним синхросигналом и сигналом time slot , а выход данных 64 Кбод синхронизируется внешним источником 256 Кгц. Т.к. входные и выходные скорости могут не совпадать , то возникают проскальзывания. Поэтому схема может удалять или вставлять октеты, если это необходимо.
Работа передатчика.
РСМ данные поступают на вход PCMIN местный синхросигнал 2048 Кгц на вход TX2MHZ , а time slot сигнал на входы TS1T либо TS2T , выбор - TTSEL . Сигнал time slot формируется вне схемы путем выделения тактовых импульсов из сигнала TX2MHZ. Фронт time slot должен совпадать со срезом TX2MHZ. 8бит РСМ данных сдвигаются во входной регистр передатчика по фронту TX2MHZ при наличии time slot. Затем из входного регистра данные пересылаются в регистр защелку.
Передача 64 Кбод данных управляется локальным синхросигналом 256 Кгц , поданным на TX256KHZ. Этот синхросигнал не обязательно должен быть синхронным с любым другим синхросигналом в передатчике. Процесс вывода данных начинается пересылкой данных из регистра защелки в выходной сдвигающий регистр по окончании передачи предыдущих 8 бит. Для кодирования каждого бита необходимо 4 периода сигнала 256 KHZ .
“0” кодируется 0101, ”1” - 0011. Эти данные подаются на T+R и T-R выходы в соответствии с правилами кодирования AMI. Передача октетного синхросигнала осуществляется путем выдачи 7-го и 8-го битов данных в каждом слове в один и тот же выход передатчика ( T+R или T-R ). Эта функция может быть заблокирована подачей “1” на вход ALARMIN для передачи сигнала аварии.
При несовпадении между синхросигналами TX2MHZ и TX256KHZ либо установкой сигнала time slot схема включает удаление или вставку целых слов данных. Это может произойти, например , при смене одного time slot на другой . Выходы обеспечивают индикацию таких событий, как вставка либо удаление. Вставка или повторение байта имеет место , если не принимаются новые РСМ данные. Флаг BIT = “1” в течение передачи вставленных данных. Повтор данных осуществляется аналогично. Если не поступает новых данных РСМ , то выходы T+R ,T-R становятся в “1”. Удаление байта имеет место в случае, когда передатчик получает новый байт данных до того , как предыдущий байт передан из регистра защелки в выходной регистр. При этом хранящиеся данные теряются , в защелку записывается новый байт и выставляется флаг BDT.
Приемник.
Структурная схема приемника изображена на Рис. 4.9.
Приемник преобразует кодированный последовательный поток 64 Кбод в 8 битные блоки последовательных данных 2048 Кбод, пригодные для вставки в РСМ time slot. Вход данных тактируется синхросигналом, извлекаемым из входного сигнала, а выход - внешним источником и time slot. Т.к. скорости на входе и выходе могут не совпадать, то возможно удаление или вставка 8 битных блоков данных.
Рис. 4.9.Структурная схема приемника
Приемная сторона микросхемы XR-T6164 преобразует кодированный биполярный сигнал в два низкоуровневых сигнала, которые поступают на входы S+R, S-R микросхемы XR-T6166 . Синхросигнал 128 Кгц , выделенный из входного сигнала используется для декодирования этих данных и последующей записи в один из регистров хранения. Два регистра используются таким образом, что один из них получает последовательные данные 64 Кбод, пока другой отправляет 8 битные блоки со скоростью 2048 Кбод в PCMOUT при наличии сигнала time slot. Time slot получается из RX2MHZ перекрытием 8 импульсов. Фронт time slot должен совпадать с фронтом RX2MHZ, 8 бит РСМ данных выталкиваются из регистра приемника по фронту RX2MHZ при наличии time slot. Мультиплексор на входе позволяет использовать два сигнала time slot : TS1R и TS2R. Адресный вход мультиплексора RTSEL ( “1” - TS1R, ”0” - TS2R ) .
Восстановление синхросигнала 128KHZ осуществляется изменением разрядности длинны счетчика, тактируемого сигналом 2048 Кбод подаваемым на RXCK2MHZ. Нет требования по синхронизации этого сигнала с любым другими сигналами, подаваемыми на микросхему XR-T6166 . Однако для этой функции может также использоваться RX2MHZ, по переднему фронту . Если синхронизация потеряна , то длина счетчика укорачивается и схема восстановления синхронизации входит в режим помеха , пока не синхронизация не будет найдена. Этот режим сигнализируется высоким уровнем на выходе CS. Выделенный сигнал 128KHZ появляется на выходе RXCKOUT.
Октетная синхронизация используется при преобразовании потока 64 Кбод в 8 битные блоки потока 2048 Кбод. Биполярная виоляция используется для идентификации последнего бита в каждом 8 битном октете.
При отсутствии виоляции , например когда идет прием аварийных данных ( ALARM = “1” ), схема будет продолжать функционировать, синхронизируясь по последней полученной виоляции. В течении этого времени данные, выставляемые в PCMOUT являются корректными до тех пор , пока корректна сама синхронизация , основанная на последней виоляции и BLS вход удерживался в “1” . Однако, если BLS = “0” и октетная виоляция не получена , то выходные данные в PCMOUT забиваются “1”. Также, если 8 октетных виоляций не пришло , то ALARM устанавливается в “1”. “1” на входе BLANK также устанавливает PCMOUT в “1”.
Схема контроля проскальзываний включена в приемник для согласования скоростей между входными и выходными данными. Скорость на входе 64 Кбод определяется удаленным передатчиком в то время как скорость на выходе PCMOUT устанавливается сигналом RX2MHZ, который является локальным. Если этот синхросигнал ( 2048 Кбод ) медленней , то октет будет периодически удаляться; если синхросигнал 2048 Кбод быстрее , то октет будет периодически повторяться. Октетная синхронизация поддерживается в течение этой операции. Выходы обеспечивают сигнализацию вставки ( BID ) и удаления октета ( BDR ).
Функциональное описание линейного интерфейса
Микросхема XR-T6164 это линейный интерфейс для потоков со скоростями до 1544 Кбод. Микросхема содержит приемник и передатчик в пластиковом корпусе с 16 выводами. Приемник разработан для коротких линий, имеющих потери в кабеле до 10 дБ , измеренных на половине битовой скорости.
Характеристики
Один вход 5 В
При совместном использовании с микросхемами XR-T6165 или XR-T6166 выполняются требования CCITT G.703
Малое потребление
TTL совместимые цифровые входы и выходы
Связывают удаленное оборудование на дистанции до 500 метров без выравниваний
Потеря сигнала сигнализируется сигналом Alarm
Системное описание.
Микросхема XR-T6164 это универсальный линейный интерфейс, которая содержит схемы приемника и передатчика, необходимые для преобразования логических уровней TTL в биполярный сигнал витой пары и обратно . Структурная схема приемной части изображена на Рис.4.10.
Приемник.
Рис. 4.10. Структурная схема приемника.
Приемная часть микросхемы XR-T6164 преобразует биполярный сигнал, который был ослаблен и искажен витой парой (до 10 дБ) , в логические уровни TTL.
Выходы трансформатора поступают на дифференциальные входы приемника ( RX+IP, RX-IP ) , которые смещаются напряжением подаваемым с выхода I/P BIAS на вторую обмотку трансформатора. Биполярный сигнал поступает на пиковый детектор и на входную пару компаратора данных. Выход пикового детектора заряжает внешний конденсатор, подключенный к PEAK CAP. Это напряжение создается уровнем смещения компаратора данных, что приблизительно равно 50 % от амплитуды входного импульса. Таким образом, квантование данных автоматически выполняется на оптимальном уровне превышающем уровень помех.
Потеря входного сигнала определяется компаратором, следящим за уровнем входного сигнала. Логический уровень сигнала RX ALARM индицирует состояние входного сигнала.
Операции пересылки становятся возможными благодаря уменьшению времени управляющего мультиплексного входа ( TCM CON ). Логический ноль подключается к этому выводу в течении передачи запомненного выходного напряжения пикового детектора, разъединяя запоминающий конденсатор пикового детектора от заряжающих и разряжающих линий.
Поскольку напряжение смещения компаратора приемника запоминается в течении режима передачи, оно становится доступным при окончании режима приема.
Передатчик.
Рис. 4.11.Струтурная схема передатчика.
Структурная схема передатчика изображена на Рис.4.11. Передающая часть микросхемы XR-T6164 содержит два выходных драйвера с открытыми коллекторами что позволяет запускать линию трансформатора с током вплоть до 40 мА. Выходные драйверы передатчика содержат диодные вставки для предотвращения перегрузок. Внешние сопротивления используются между выходами передатчика и первичной обмоткой выходного трансформатора для установки амплитуды выходного сигнала.