5.4.8. Моделирование работы плис

Благодаря моделированию, процесс отладки разрабатываемой системы начинается еще на стадии проектирования. При этом выполняется большая его часть, так как в ПЛИС зачастую содержится основная часть проекта.

Проведение моделирования для ПЛИС платы ОД-111 представляет собой контроль выполнения всех функций и включает в себя проверку :

• чтения адреса платы и адреса регистра

• записи данных в каждый регистр

• вывода данных из каждого регистра

• выбора одной из трех шин ST-BUS и формирования сигнала time_slot в соответствии с содержимым регистра вывода

• образования ближнего шлейфа по команде от центрального процессора

• передачи команды на образование дальнего шлейфа по сигнальному каналу соответствующей шины ST-BUS

• приема по сигнальному каналу и запись в регистр команд индикации о включении шлейфа на удаленном конце

• чтения по сигнальному каналу команды от удаленного конца на образование шлейфа соответствующей шины ST-BUS

• записи в регистр состояния аварийных сообщений и передачу общего сигнала аварии по шине CTRLI

• маскирования аварийных сообщений

Результаты моделирования приведены на временных диаграммых в Приложениях 2 - 7. На диаграммах названия входов, выходов и промежуточных точек полностью соответствуют названиям по программе.

В приложении 2 приведены диаграммы моделирования записи в регистр. На диаграмме представлены

В приложении 3 приведены диаграммы моделирование записи в регистр. На диаграмме представлены

В приложении 4 приведены временные диаграммы моделирования записи в регистр. На диаграмме представлены

В приложении 5 приведены временные диаграммы моделирования записи в регистр. На диаграмме представлены

В приложении 6 проведены временные диаграммы моделирование записи в регистр. На диаграмме представлены

5.5. Принципиальная схема

Оборудование внешнего стыка спроектировано с использованием последних достижений в области производства специализированных радиоэлектронных компонентов : микросхемы циклового формирователя широко известного производителя электроники фирмы Mitel и микросхемы линейного интерфейса фирмы Level One.

Принципиальная схема устройства представлена в Приложении 5. Основные элементы схемы : согласующие трансформаторы, микросхемы линейного интерфейса, микросхема циклового формирователя, ПЛИС схемы управления, выходные буферы, наборы резисторов, светодиодные индикаторы.

Схема содержит два идентичных канала обработки данных, схему управления и интерфейс сопряжения с ОГМ. Рассмотрим управление и 1 канал.

Согласующие трансформаторы применены в данной схеме для согласования сопротивления линии с входным сопротивлением микросхемы линейного интерфейса, симметрирования линии. В схеме применены импульсные трансформаторы ТИМ-124Б, специально разработанные для применения в оборудовании, работающем на скорости 2048 кбит/с. Параллельно вторичной обмотке трансформатора Т1 включены два резистора R5 и R6, образуя RL - цепочку резистор R6 может отключаться, изменяя тем самым комплексное сопротивление вторичной цепи 75/120 Ом. На диодных сборках VD2, VD3, VD4, VD5 собраны мосты для защиты входов микросхемы линейного интерфейса DA1 от пробоя при выбросах напряжения в линии ( импульсные помехи ). Резисторы R7, R8 и конденсатор С12 образуют RC - контур, служащий для обеспечения работы на120 Ом линию и уменьшения отражения сигнала. Микросхема DA1 - линейный интерфейс LXT350, в задачи которого входит фильтрация принимаемого сигнала, подавление фазового дрожания - т.н. джиттера, восстановление исходной формы сигнала в режиме нормальной работы ; образование шлейфов и генерация тестовых последовательностей в режиме диагностики. Управление этой микросхемой было изложено в функциональном описании. Выводы TRSTE, JASEL заземлены, MODE имеет высокий потенциал. При этом установлен Host-режим работы. Входы MCLK TCLK тактируются частотой 2048 кбит/с от ЦП. На входе CLKE “0”, при этом синхронизация принимаемых данных производится по заднему фронту.

В качестве циклового формирователя D3 применена микросхема МТ9079. Она выполняет преобразование первичного группового сигнала в формат ST-BUS. Режим работы установлен путем подачи на входы : !SC, IC - ”0”, S/P, !TAIS - “1”. При этом установлен Host-режим работы по последовательному порту, с выходов TxA, TxB передаются данные обычным порядком. Выводы AC3..AC0, TxMF, RxMF, DLCLK, TxDL,RxDL, E8Ko, D1..D7 не используются. На вход DSTi по линии BDT1 передаются данные с ОГМ, на вход CSTi по линии BST1- сигналы управления и взаимодействия, с выхода DSTo по линии BDR1 передаются данные в сторону ОГМ, с выхода CSTo по линии BSR1 сигналы управления и взаимодействия. Управление микросхемой осуществляется через последовательный порт : на вход RxD - запись данных, на вход SCLK - синхросигнал 2мгц, с вывода SIO читаются данные с внутренних регистров, на выходе !IRQ выставляется сигнал прерывания. Описание информационных выводов ПЛИС и ее функционирование подробно рассмотрено в п.п. 5.4.5, 5.4.6. Выходной буфер требуется для того, чтобы плата выставляла свою информацию только лишь в специально отведенные для этого моменты времени, иначе на шине могут возникнуть конфликты. Здесь применен обычный 4 разрядный буфер 74HS125.

Точки контроля х.4.1 и х.4.2 предназначены для контроля восстановленных тактовых частот 1 и 2 каналов.

При помощи RC-цепочки R4, С11 производится сброс системы при включении питания.

Наборы резисторов нужны для подключения выходов с “открытым коллектором” ПЛИС.

Дроссель L1, конденсатор С1 и стабилитрон VD1 образуют фильтр по питанию, чтобы сгладить помехи и исключить сбои в работе схемы. Кроме этого непосредственно на вводе питания в корпуса также стоят сглаживающие емкости.

Для индикации применены светодиоды КИПД-14АК, которые анодом через резистор подключены к питающему напряжению, катодом - к управляющим выходам ПЛИС.