Алгоритм работы моста ChipBridge.
ChipBridge обеспечивает функции моста на МАС-уровне (MediaAccessControl) и прозрачен для протоколов более высокого уровня таких какTCP/IP,DECnetиIPX, и операционных систем таких какNetWareиMSLANmanager. Он изучает все адреса сети, к которой он подключен. ВWANпопадают только те сообщения, которые предназначены для сети, расположенной на другом концеWAN.
Рассмотрим, как работает конкретно эта модификация моста.
На плакате 1 представлены две блок схемы. Одна из них описывает работу моста при поступлении кадра из LANдругая изWAN. Блок схемы отображают принципы работы моста с кадрами и не описывают каким образом он это делает.
Итак, работа при поступлении кадра из WAN: извлекаемmac-адрес отправителя и смотрим, а может, он уже нам известен, тогда прописывать его снова в таблицу нет смысла. Если же он нам не известен, то прописываем данный адрес в таблицу тех адресов, что находятся вWAN. Далее отправляем кадр вLAN. На этом алгоритм обработки поступления кадра изWANзаканчивается.
Работа при поступлении кадра из LAN: извлекаемmac-адрес источника, извлекаемmac-адрес адресата, они нужны нам для дальнейшей обработки. Сейчас необходимо определить, передавать кадр вWANили стереть его, так как если адресат находится в локальной сети, из которой и пришел кадр, то он его наверняка получил, а если не получил, то это не забота моста. Итак, проверяем есть ли адресат в таблицеLAN. Если есть, то стираем кадр и проверяем наличие адреса отправителя в таблицеLAN. Если его там нет, добавляем этот самый адрес. Если же адресата нет в таблицеLANто можно сделать вывод, что адресат находится на другой сторонеWANи кадр необходимо отправить вWAN. Далее следует та же проверка источника, описанная выше. После этой проверки программа заканчивается.
У моста есть еще одна полезная функция. В связи с тем, что длина кадра должна составлять не менее 64 байтов, то есть размер поля dataвLLCкадре или в кадреMACдолжен составлять не менее 46 байт. Это связано с надежностью срабатывания механизма коллизий. Если информации мало, то происходит дополнение поляdataполемpadding. ChipBridge в состоянии выделять эти поля и исключать их из кадров с той целью чтобы не передавать бесполезные байты и в без того медленные каналы. На другом концеWANChipBridge распознает недостающее поле и добавляет нехватающие нули. Таким образом обеспечивается сжатие некоторых кадров. Эта функция блокируется выставлением сигналаFLTDIS.
Разработка принципиальной схемы.
После изучения функциональной схемы, рассмотрев каждый блок в отдельности, и приняв решение о работоспособности данной схемы необходимо реализовать принципиальную схему, которая содержит более детальное рассмотрение каждого блока. После добавления всех необходимых элементов предназначенных для обеспечения надежной работоспособности можно составить принципиальную схему платы PD-10M. Принципиальная схема представлена на чертеже ПГТУ.424457.002 Э3.
Выбор микросхемы памяти.
Подбор памяти необходимой для работы ChipBridge является не сложной и в то же время ответственной процедурой. Так как ошибки при подборе могут привести к не совсем корректной работе контроллера памяти с самой памятью. Контроллер поддерживает режимы CASbeforeRAS,RAS-onlyrefresh, и другие временные требования необходимые для функционирования памятиDRAM. Время доступа по рекомедацииRADдолжно составлять 60nsили быстрее. Поддерживаются оба вида памятиDRAM– этоFPMиEDO.
Для лучшего понимания работы данного вида памяти приведу несколько временных диаграмм:
Рисунок 14 Одиночный цикл DRAMчтения и записи.
Рисунок 15 Пакетный режим DRAMчтения записи.
Рисунок 16 DRAMCAS-before-RASцикл обновления.
Таблица 2 Временные характеристики работы с DRAM
|
Символ |
Описание параметра |
Мин |
Тип |
Макс |
Величниа измерения |
|
t1 |
Clock low to address valid |
0 |
|
4 |
ns |
|
t2 |
Clock high to /RAS low |
0 |
|
2 |
ns |
|
t3 |
Clock low to /RAS high |
0 |
|
2 |
ns |
|
t4 |
Clock high to /CAS low |
0 |
|
3 |
ns |
|
t5 |
Clock low to /CAS high |
4 |
|
11 |
ns |
|
t6 |
Data setup time |
8 |
|
|
ns |
|
t7 |
Data hold time |
1 |
|
|
ns |
|
t8 |
Clock low to /MWR low |
0 |
|
2 |
ns |
|
t9 |
Clock low to /MWR low |
0 |
|
2 |
ns |
|
t10 |
Clock low to data valid |
|
|
5 |
ns |
|
t11 |
Clock low to data invalid |
0 |
|
5 |
ns |
|
t12 |
Clock high to /CAS low (refresh) |
0 |
|
3 |
ns |
|
t13 |
Clock high to /CAS high (refresh) |
4 |
|
10 |
ns |
Поиск микросхемы памяти, подходящей под вышеприведенные требования занимает некоторое время и в конце концов находим, что у фирмы OKIесть микросхема соответствующая всем требованиямRAD. ЭтоOKIMSM514260C-60.