Организация ЭВМ Щемелева Т.К.
Лекция 4.Структурная организация и режимы работы процессора ibm pc.
Новые понятия: реальный режим; защищенный режим; сегмент; адрес сегмента ; адрес смещения; полный указатель; сегмент стека, сегмент данных, сегмент дополнительных данных, сегмент кода; страница; физическая память; виртуальная память;.дескриптор; регистры МП: их имена и назначение; флаг; физический адрес.
Основные вопросы: 1. 2.Стадии (этапы) выполнения команды. 3.Режимы работы процессора и сегментная организация. Особенности реального режима. Особенности защищенного режима Регистровая структура процессора реального режима. Формирование физического адреса в реальном режиме.
4.1. Структурная организация процессора.
Простейший МП с одной внутренней шиной состоит из следующих блоков:
УУ - устройства управления - управляет работой ЭВМ по заданной программе.
АЛУ - арифметико-логического устройства - для выполнения закодированных в команде операций.
РОН - регистры общего назначения - для временного хранения операндов и результатов выполненных операций.
БФД - буфера данных, обеспечивающего двунаправленные передачи по ШД.
Управляющих регистров, таких как:
Регистр команд - для хранения текущей (исполняемой) команды.
Счетчик команд - для хранения и модификации адреса текущей команды.
Регистр флагов - для хранения флагов - признаков результатов операций или состояний МП. Они автоматически формируются в АЛУ и записываются в регистр флагов. Каждый флаг - двоичная переменная, которая хранится в отдельном триггере. Используются для ветвлений в программе.
Регистр адреса - для хранения адресов команды, операнда, результата операции, т.е. адреса устройства, к которому обращается МП с целью получить или передать данные.
Современные МП имеют гораздо более сложную структуру, однако в них присутствуют все перечисленные выше блоки. Структура процессора показана на рисунке 4.1. По общей внутренней шине передается вся информация, поступающая с или на ШД, разумеется, по очереди. Работа МП, как уже известно, состоит в выполнении программы, т.е. выполнении каждой команды с автоматическом переходом к выполнению следующей команды.
Счетчиккоманд
Рис.4.1.
4.2..Стадии (этапы) выполнения команды
Упрощенно выполнение команды с участием всех блоков рисунка 6 можно представить следующими этапами:
выборка (или чтение) очередной команды в регистр команды из ячейки памяти с адресом, указанным в счетчике команд;
декодирование кода операции с помощью дешифратора в УУ;
чтение первого операнда из ОЗУ или порта в РОН, если он хранится вне процессора (поле адреса А1 на рисунке3 укажет где)
чтение второго операнда по адресу А2, если операция выполняется над двумя операндами;
исполнение операции в АЛУ;
вывод результата в порт или запись в память;
автоматическое изменение содержимого счетчика команд для обращения процессора к ОЗУ за следующей командой. Для линейного участка программы содержание счетчика команд после каждой команды увеличивается на число ячеек, хранящих предыдущую команду.
. Например, команда сложения с форматом, приведенным на рис. 4.2.
Рисунок 4.2.
выполняется так:
-команда читается в регистр команды, УУ расшифровывает код операции и начинает выдачу последовательности сигналов управления на выполнение следующих действий:
- т.к. первое слагаемое находится в МП и готово к суммированию, то его надо передать на вход сумматора АЛУ.
второе слагаемое МП читает из ячейки ОЗУ с адресом 158 и подается на вход сумматора в АЛУ,
- сумматор их складывает, сумма сохраняется в регистре А блока РОН (т.е. по первому адресу).
Отработав алгоритм выполнения операции, УУ добавляет константу к содержимому счетчика команд. Теперь в счетчике уже адрес следующей команды. По сигналу с УУ этот адрес выставляится на ША и все повторяется для новой команды.