
- •Лекция 5. Микропроцессорная техника: Обобщенная структура мп
- •5.1.Организация, интерфейс и работа базового 16-разрядного мп семейства 80x86 ( мп i8086)
- •5.1.1.МПi8086 называют базовой моделью мп дляIbmpc, поскольку все последующие модели мп-ров фирмы могут функционировать в реальном режиме как мПi8086. В отличие от 8-разрядного, мп i8086
- •Оперирует 16-разрядными данными и адресами;
- •5.1.2. Организация и работа мп i80386
- •5.1.2. Организация, интерфейс и работа мп Pentium (р5)
- •2). Предвыборка команд и предсказание переходов.
- •3). Раздельные типы кэш-памяти команд и данных.
- •Контрольные вопросы и задания.
3). Раздельные типы кэш-памяти команд и данных.
Каждая кэш-память процессора Pentium имеет размер 8 кбайт. Типы кэш-памяти являются множественно-ассоциативными. Поиск требуемой информации выполняется в стандартных 32-байтовых строках.
Буфер трансляции адресов TLB (Translation Lookaside Buffer) преобразует адрес линейной памяти ЭВМ в физический адрес кэш-памяти.
Кэш-память данных процессора Pentium использует метод «обратной записи» Метод обратной записи позволяет модифицировать данные в кэше без обращения к ОЗУ (данные записываются в оперативную память только при удалении из кэша). В предыдущих поколениях использовалась кэш-память со сквозной записью, при которой данные передавались из МП в КЭШ и ОЗУ одновременно. Метод обратной записи повышает производительность, уменьшая нагрузку на шину интерфейса с ОЗУ.
Декодер команд и УУ.
Декодер команд состоит из двух дешифраторов, один из которых расшифровывает простые команды, а другой – сложные, требующие обращения за операндом к памяти. Устройство управления относится к классу микропрограммных с хранением кодов микрокоманд (микрокодов), составляющих отдельные команды, в специальном (управляющем) ПЗУ.
Рисунок 5.3. – Структура МП Pentium (Р5)
МП Pentium имеет более 200 выводов, поэтому здесь приведем только названия шин – А, Д, У – и названия подшин ШУ:
Шина данных - D[63:0] (вх/вых),
Шина адреса - А[31:3](вх/вых) Линии А[31:5] являются входными в циклах слежения (за КЭШ).
Шина управления
МП.-ром
шинами.
кэшем.
циклами.
APIC (улучшенным контроллером прерываний)).
работой в 2х-процессорной системе.
Циклы процессора P5
А) по виду исполнения
одиночные (для передачи 8 байт) и пакетные (пакет – строка кэш 32 байта) циклы.
обычные и конвейерные. В обычных следующий цикл начинается после освобождения шД от предыдущего. Конвейерный начинается по запросу сигнала NA# до освобождения шД. На шине Pentium может быть одновременно два конвейерных цикла.
Б) по назначению рабочие и специальные циклы:
рабочие (обмена): чтение памяти, запись в память, ввод и вых порта, подтверждение прерываний.
специальные: останов, аварийный останов, FLUSH - очистка кэш, слежение (за кэш).
Контрольные вопросы и задания.
Дайте определения всем новым понятиям лекции.
Составьте структурную схему МП i8086.
Составьте упрощенную структурную схему МП Pentium примерно из 6-7 блоков.
Какие и сколько циклов шины составляет выполнение команды сложить байт из регистра МП с байтом из ячейки памяти для МП i8086.
Могут ли сдваиваться следующие команды: одна - сложить байт из регистра АL c байтом из ячейки с именем авс сегмента данных с сохранением суммы в той же ячейке и другая команда – байт из ячейки авс переслать в регистр с именем ВH.