1.4. Требования к отчету

Отчет должен содержать:

• описание микропроцессора Intel 8085;

• описание функциональной схемы измерительного стенда;

• временные диаграммы снятых сигналов и их анализ.

Список литературы

Рафикузаман М. Микропроцессоры и машинное проектирование микропроцессорных систем. М.: Мир, 1988.

Токхайм Р. Микропроцессоры: Курс упражнений. М.: Энерго­атом­из­дат, 1988.

Лабораторная работа № 2

ИЗУЧЕНИЕ РАБОТЫ восьмиразрядных МИКРОПРОЦЕССОРОВ (Z80)

Цель работы – ознакомиться с функционированием восьмираз­рядных микропроцессоров на примере выполнения команд микро­процессором Z80.

2.1. Общие сведения

Микропроцессор Z80 является типичным представителем серии восьмиразрядных однокристальных микропроцессоров, предназначен­ных для построения различных вычислительных и управляющих уст­ройств.

Рис. 2.1

Схема расположения выводов Z80 показана на рис. 2.1. Здесь D0–D7 – восьмиразрядная шина данных; A0–A15 – шестнадцатиразрядная шина адреса; M1 – (машинный цикл 1) низкий уровень указывает, что процессор находится в состоянии выборки кода операции; MREQ, IORQ – состояния машинного цикла (операции чтения/записи памяти M или внешних устройств IO); RD – управление чтением; WR – управление записью; WAIT – вход сигнала, низкий уровень которого задерживает работу процессора на целое число циклов; BUSRQ – вход сигнала запроса исполь­зования шин адреса и данных; BUSAK – выход сигнала, высокий уровень которого указывает, что процессор перевел шины в состояние высокого импеданса; INT, NMI – входы сигналов прерываний; HALT – выходной сигнал, указывающий на то, что выполнена команда останова; RESET – вход сигна­ла сброса (уста­нав­ливает счетчик ко­манд в нуль и сбрасывает триггеры разрешения прерывания и подтверж­дения захвата); RFSH– выход сигнала, ука­зы­ва­ю­щего на то, что младшие 7 разрядов адресной шины несут адрес регенерации ОЗУ; CLK – вход для подключения внешнего генератора; V_CC– питание + 5 В; GND – земля.

2.2. Описание лабораторного стенда

Рис. 2.2

Схема стенда представлена на рис. 2.2. Здесь CPU – микропроцессор Z80, линии шины данных которого D0–D7 через резисторы R1–R8 подсоединены к шине питания + 5 В. Высокий уровень на входных линиях CPU (BUSRQ, WAIT, RESET, NMI, INT) также получен путем подсо­единения их через резисторы к шине питания. Вывод М1 подведен к клемме “СИНХР.” для синхронизации осциллографа. Сигнал тактовой частоты от генератора G подан на вход CLK микропроцессора. Сброс CPU может осуществляться нажатием кнопки К (подача нулевого уровня на вход RESET).

2.3. Порядок выполнения работы

1. Ознакомиться со схемой стенда.

2. Подать напряжение на вход U_питстенда.

3. Клемму “СИНХР.” стенда подключить ко входу синхронизации осциллографа. Последний должен находиться в режиме внешней синхронизации.

4. Ручками синхронизации добиться устойчивого изображения на экране осциллографа. При этом щуп осциллографа необходимо установить на выход М1, а для запуска процессора – нажать кнопку RESET.

5. Выбрать чувствительность вертикального отклонения осциллографа таким, чтобы амплитуды наблюдаемых импульсов имели значение 3–4 см.

6. Выбрать скорость развертки такой, чтобы на всем экране наблюдался только один командный цикл.

7. Снять временные диаграммы сигналов на выходах процессора CLK, M1, RD, WR, RFSH, а также на линиях шины данных D0–D7 и шины адреса А0–А15.

8. Построить временные диаграммы сигналов по п. 7, соблюдая временные соотношения между фронтами этих сигналов.