Компоненты современной вычислительной системы и организация их взаимосвязи
Эффективность функционирования ВМ в значительной степени определяется способом соединения компонентов входящих в ее состав. В настоящее время распространение получили два метода построения вычислительных машин в соответствии с принципа организации связей: с непосредственными связями и на основе шины.
Типичным представителем первого метода может служить рассмотренная ранее классическая фон-неймановская машина. В ней между взаимодействующими устройствами имеются непосредственные связи. Каждый компонент связан со всеми остальными отдельным каналом. Преимуществом такого подхода является простота построения, обусловленная тривиальной логикой передачи данных и сигналов управления между компонентами, а также возможность развязки «узких мест» ВМ путем улучшения характеристик определенных связей. В фон-неймановской машине таким «узким местом» является канал между ЦП и памятью. Однако, ВМ с непосредственными связями плохо поддается реконфигурации, т.е. при такой структуре ВМ становиться почти невозможно подключать новые периферийные устройства без нарушения других связей.
В методе построения связей на основе общей шины все устройства ВМ подключаются к общесистемной магистральной шине (рис. 2), которая служит единственным общим трактом для всех потоков команд, данных и сигналов управления. Шиной условно называют набор проводников, которые соединяют соответствующие выводы микропроцессора с другими устройствами. На этих проводниках формируются адреса ячеек памяти и передаются данные из памяти в микропроцессор и наоборот. Наличие общей шины существенным образом упрощает реализацию ВМ, позволяя легко менять состав и конфигурацию машины путем подключения новых дополнительных ПУ или даже заменой микропроцессора и дополнения оперативной памяти.
Рис. 2. Упрощенная архитектура ВМ с использованием магистральной системной шины
Благодаря этому шинная архитектура получила широкое распространение в мини- и микроЭВМ 3-го и 4-го поколений. Вместе с тем, именно с шиной связан и основной недостаток такой архитектуры: в каждый момент времени передавать информацию по шине может только одно устройство. Связано этой с тем, что использование единой шины разделяется во времени всем компонентами системы – процессорном, памятью и ПУ. Однако основную нагрузку на шину создают операции обмена между ЦП и памятью, связанные с извлечением команд и данных и записью результатов. На операции ввода/вывода, т.е. операции обмена ЦП и ПУ остается лишь незначительная часть пропускной способности шины. Практика показывает, что даже при достаточно быстрой шине для 90% приложений (прикладных программных средств) этих остаточных ресурсов не хватает, особенно в случае ввода/вывода больших массивов данных.
Таким образом, шинная архитектура в чистом виде оказывается недостаточно эффективной. На смену общей системной шине в ВМ 5-7 поколений пришла архитектура связей, получившая название архитектуры с иерархией шин. В ней помимо магистральной шины, связывающей процессор и память имеется еще несколько дополнительных шин, одни из которых обеспечивают подключение ПУ, а другие обеспечивают непосредственную связь между устройствами с наиболее интенсивным обменом, например между процессором и кэш-памятью.
Практически все современные ВМ структурно реализованы на основе иерархии шин (многосвязные интерфейсы). Дополнительны аргументом использования такого подхода к построению вычислительной машины является существенное различие скоростей протекания вычислительных процессов в основных структурных частях современных ЭВМ (процессор, оперативная память, периферийные устройства) (рис. 3).
Рис. 3. Структура ВМ на основе иерархии шин
Как уже упоминалось в вычислительных машинах последних поколений скорости протекания вычислительных процессов сильно различаются. Тактовая частота (частота сигнала к которому привязаны все события в ВМ), определяющая скорость выполнения операций процессором составляет по порядку величины до 3000 МГц, тогда как оперативная память функционирует с частотами порядка 500 МГц. Еще большая разница имеет место быть в случае периферийных устройств, большинство из которых способно обмениваться данными на частотах не намного более 100 МГц. Для преодоления ограничений по передачи данных в архитектуре современных ЭВМ выделяется несколько интерфейсных шин, объединяющих структурные элементы ВМ с различными возможностями по скорости передачи данных.
Существенный выигрыш производительности удается получить в случае, когда устройства ввода/вывода подключаются к раздельным шинам ввода/вывода, контроллеры которых берут на себя трафик, не связанный с выходом на процессор или память. Контроллеры периферийных шин не только реализуют поддержку протоколов передачи с ПУ, но и обеспечивают буферизацию данных при их пересылке между системной шиной и контроллерами периферийный устройств (устройств ввода/вывода). Это позволяет ВМ поддерживать работу множества ПУ и одновременно развязать обмен информацией по тракту «процессор-память» и обмен информацией с ПУ. Подобная схема существенно снижает нагрузку на скоростную шину «процессор-память» и способствует повышению общей производительности ВМ. Примерами периферийных шин могут служить шины PCI (Peripheral Component Interconnect), SCSI (Small Computer Systems Interface), IDE (Integrated Drive Electronics) и др.
Построение реальных современных вычислительных машин требует некоторого усложнения общей структуры ВМ, за счет введения специализированных шин, как правило, для высокоскоростных устройств ввода/вывода, например, для всязи с графической подсистемой и раздельной шины для кэш-памяти. Например структурная схема современной вычислительной системы построенной на базе процессоров 6-7 поколений может быть представлена в виде блок-схемы представленной на рис. 4.
Представленная схема получила название мостовой архитектуры (bridge architecture). Центральным элементом ее элементом является микропроцессор, который реализует все вычислительные действия, заставляющие функционировать ВМ в целом.
Коммутирующий контроллер памяти обеспечивает управление четырьмя компонентами: шиной оперативной памяти, AGP, системной шиной МП и контроллером ввода/вывода, поэтому его называют четырехпортовым контроллером. Коммутирующий контроллер в/в имеет в свом составе контроллеры дисководов, клавиатуры, мыши, а также обеспечивает управление внешними интерфейсами ВМ (USB, COM LPT и д.р.).
Кэш второго уровня представляет собой вид быстродействующей памяти, которая предназначена для ускорения процессов обмена данными между МП и ОП. В кэше хранятся и по мере необходимости обновляются данные вероятность использования, которых микропроцессором в следующий момент времени близка к 1. Современные процессоры имеют кэш второго уровня внутри самого процессора и его объем может составлять от сотен килобайт до единиц мегабайт.
Рис. 4. Структура ЭВМ построенная по принципу многосвязных интерфейсов
Значительную роль в архитектуре современных ВМ играет специальная подсистема, получившая название базовой системы в/в (BIOS). BIOS представляет собой энергонезависимую память предназначенную для хранения основных параметров и настроек системы, а также подпрограмм внутреннего тестирования и инициализации вычислительной машины.
Помимо внутренних шин, которые служат интерфейсом для внутренних компонентов ВМ в системе имеются так называемые локальные шины, которые служат интерфейсом для подключаемых периферийных устройств. В современных вычислительных машинах стандартом де-факто стал интерфейс, который получил название PCI (Peripheral Component Interconnect). Он обеспечивает подключение внешних устройств, таких как видеоподсистемы, модемов, сетевых адаптеров, звуковых карт и др. устройств.