ОргЭВМ от Пугачева / organizatsiya

После преобразования из адресного кода получается исполнительный адрес Аисп, который подается на запоминающее устройство.

Команды выполняют следующие функции.

∙КОп – команды остановки, ожидания, сброса и другие служебные команды

∙КОп А — результат всегда записывается в специальный регистр-аккумулятор. Адрес операнда А показывает откуда берутся данные.

∙КОп А1А2 — выбираются два операнда, результат операции запоминается по одному из адресов операндов. При этом соответствующий операнд теряется. Такие команды составляют основу системы команд процессоров Intel.

∙КОп А1А2А3 — выбираются два операнда, и задается адрес, куда следует направить результат.

Всовременных ЭВМ используются три типа архитектур системы команд:

∙CISC (Complex Instruction Set Computer) – полная (универсальная) система команд,

∙RISC (Reduced Instruction Set Computer) – сокращенная система команд,

∙VLIW (Very Long Instruction Word) – система с командными словами сверхбольшой длины.

Для универсальных ЭВМ характерно использование всех типов команд. Такие системы команд называются CISC. Другая разновидность архитектуры системы команд — RISC.

Характеристики CISC-процессоров:

∙сравнительно небольшое число регистров общего назначения;

∙разнообразие типов команд, многие из которых аналогичны операторам языков высокого уровня;

∙разнообразие методов адресации;

∙много форматов команд разной длины: от безадресных до трехадресных;

13

∙ наличие команд регистр-память (обрабатывающие команды обращаются к оперативной памяти).

Система команд RISC — основа современных рабочих станций и мощных серверов. Причиной их создания стало стремление отойти от неймановской архитектуры ЭВМ, чтобы избавиться от некоторых ее недостатков.

Примерами RISC машин являются: а) суперкомпьютеры Cray, б) компьютеры Sun Microsystems, реализующие архитектуру SPARC. SPARC — масштабируемые процессорные структуры (обеспечивающие возможность наращивания количества процессоров). Для них характерна шестидесяти четырех разрядная арифметика. Теоретически для целочисленных операций оптимальна тридцати двух битовая разрядность, а для операций с плавающей точкой - шестидесяти четырех битовая.

Особенности RISC:

∙отделение медленной оперативной памяти от высокоскоростных внутренних регистров. Все операции обработки данных обращаются только к регистрам внутри процессора;

∙эффективное конвейерное выполнение команд;

∙реализация любой команды из системы за один машинный такт, при этом все команды имеют фиксированную длину;

∙логика выполнения команд реализуется аппаратными средствами, а не микропрограммным управлением;

∙наличие регистрового файла с большим числом (до двухсот пя-

тидесяти шести) регистров.

Использование RISC архитектуры позволяет обойтись меньшим количеством транзисторов на кристалле, чем CISC, поэтому RISC – процессоры давно имеют шестидесяти четырех битовую организацию. Недостаток RISC — увеличение размера транслируемого кода программы. В современных процессорах Intel использовано много архитектурных приемов из RISCархитектуры.

14

Концепция VLIW базируется на RISC архитектуре, при этом несколько простых RISC – команд объединяются в одно сверхдлинное слово, и выполняется параллельно. Такая архитектура команд применена в процессорах Itanium фирмы Intel.

1.4 Микроархитектура процессора

Рассмотрим принципы работы современных процессоров на примере простейшей структуры классического одноядерного процессора. В его основе лежит неймановская архитектура, однако, имеются и существенные отличия. Они связаны с параллельной и конвейерной обработкой данных. Более подробно принципы конвейеров и параллельных вычислений будут рассмотрены в последующих разделах.

Всостав такого процессора входят основные блоки (рис. 1.4):

∙кэш команд и кэш данных;

∙предпроцессор;

∙исполнительные блоки;

∙постпроцессор;

∙блок записи результатов в память.

Команды программы хранятся в кэш-памяти команд и извлекаются оттуда предпроцессором. Это процедура выборки. Затем происходит декодирование команд на примитивные микрокоманды, которые воспринимаются функциональными устройствами процессора. Когда микрокоманда получает из кэша данных свои операнды, она готова к исполнению. Декодированные микрокоманды образуют в предпроцессоре очередь к исполнительным блокам. Исполнительные блоки реализуются в виде конвейеров, образуя параллельную вычислительную среду. При неупорядоченном исполнении команды подаются на исполнительные блоки не в порядке следования в программе, а по мере готовности их операндов.

Команды поступают в исполнительные блоки и выполняются. В силу различной скорости выполнения операций в конвейерах проис-

15

ходит переупорядочение команд и выдачи их результатов. Постпроцессор следит за готовностью результатов на выходе исполнительных блоков и осуществляет возврат к естественной последовательности команд, то есть к их исходному расположению в программе.

Результат данной команды считается готовым, если завершились все предыдущие команды и их результаты признаны готовыми.

Предпроцессор

Исполнительные блоки

Постпроцессор

Запись результатов

Ри с. 1.4. Схема классического процессора

1.5Контрольные вопросы

1.В чем различие сосредоточенных и распределенных компьютерных систем?

2.В чем отличие сетей компьютеров от вычислительных систем с телекоммуникационным доступом?

3.Какие критерии используются при выделении типов компьютерных сетей?

16

4.Перечислите основные принципы, заложенные в неймановскую архитектуру.

5.В чем преимущества и недостатки многоадресных команд?

6.Перечислите основные отличия в системах команд типа CISC и RISC.

7.Для чего используется несколько конвейеров в процессоре?

1.6 Задание для самостоятельной работы

1. Ознакомление с историей развития вычислительной техники [2]. Обратите внимание на появление в ранних изобретениях основных архи-

тектурных идей:

программное управление и концепция условного перехода в аналитической машине Чарльза Бэббиджа;

программируемый вычислитель с памятью на 1000 бит в первом компьютере Z1, обработка чисел с плавающей запятой в компьютере Z4 (Конрад Цузе) и др.

Проанализируйте последовательное развитие шести поколений компьютеров и систем [1, с. 25-35].

2.Ознакомление с классификациями архитектур вычислительных систем: Фенга, Шора, Хендлера, Хокни, Шнайдера, Джонсона, Скилликорна и Дзагупты [6,7].

3.Изучение моделей компьютеров, относящихся к категориям CISC, RISC

иVLIW.

Постройте таблицу, в которой разделите известные ЭВМ и системы по указанным типам. Используйте источники, содержащие сведения об электрон- но-вычислительных машинах, выпускавшихся в период с 50-х годов прошлого столетия до настоящего времени [2, с.6-35; 3, с. 125-133, 204-213; 4; 5, с. 8-19; 8, с. 268-287].

17

2 Организация системных шин в компьютере

В данной главе рассмотрены принципы организации вычислительной системы на базе процессоров с архитектурами фирмы Intel. Другие подходы к организации компьютерных систем приведены в главах 9 и 10.

2.1 Передача данных в компьютере

Компьютер - сложная система, в которой между подсистемами и блоками передаются интенсивные потоки информации. Следовательно, построение каналов передачи данных приобретает большое значение. Вся информация в компьютере может быть разделена на три группы: данные, адреса, управляющая информация.

Шина – это магистраль, представляющая собой совокупность физических коммуникационных линий с электрическими характеристиками и протоколами передачи данных по ним.

Операции на шине называются транзакциями. Основные транзакции – операция чтения и операция записи. На рис. 2.1 представлена структура современного компьютера с шинами.

Шины бывают следующих типов:

1.Системные шины «Процессор-память» связывают процессоры с основной памятью и кэш-памятью второго или третьего уровня, расположенных вне процессора.

2.Системная шина PCI может объединять сразу процессор, память и другие внешние устройства (винчестеры, сетевые карты).

3.Шины ввода-вывода, как правило, подключаются к системной шине и служат для связи с периферийными устройствами (принтерами, сканерами и др.). Характерная особенность – большая длина линий.

4.Графическая шина AGP или PCI-E служит для связи видеокарт (видеоадаптеров) с основной памятью и процессором.

18

Р и с. 2.1. Организация шин в компьютере

FSB – системная шина “front-side bus”, BSB – системная шина “back-side bus, AGP – параллельная шина видеоадаптера, PCI-E – последовательная шина

видеоадаптера, VGAаналоговый интерфейс монитора, DVI, HDMI, DisplayPort – цифровые интерфейсы подключения мониторов или TV,

Кэш L2 (L3) - кэш-память второго или третьего уровня, PCI – параллельная шина подключения периферийных устройств (ПУ), BIOS – базовая система ввода-вывода, LPC, SPI – последовательные интерфейсы связи с микросхемой BIOS,

ОП – оперативная память

Характеристики основных шин, используемых в компьютере, приведены в табл. 2.1 и 2.2.

Разрядность (ширина шины) — число параллельно передаваемых бит. Пропускная способность шины Рш (байты в секунду) равна:

Рш = тактовая частота х разрядность / 8.

19

2.2 Общая шина

Конфигурация с общей шиной предполагает подключение большинства устройств к одной и той же шине. При этом доступ к шине могут одновременно иметь только два устройства: передатчик и приемник данных.

20

Существуют три конфигурации с точки зрения количества используемых шин и организации их связи с процессором (рис. 2.2 , 2.3 и 2.4) [1].

Системная шина

Р и с. 2.2. Система с одной шиной

УВВ – устройство ввода-вывода; ВЗУ – внешнее запоминающее устройство

Конфигурация, представленная на рис. 2.2, характерна для архитектур SMP и MPP. Она используется в процессорах Intel, AMD, в суперкомпьютерах CRAY, компьютерах фирм Unisys, IBM, HP и многих других. Загруженность системной шины передачей данных между многими устройствами не позволяет получить высокое быстродействие.

Р и с. 2.3. Система с двумя видами шин

21

На рис. 2.3 для разгрузки системной шины контроллеры вводавывода подключаются не к ней, а к специальным шинам расширения ввода-вывода. Шины расширения связаны с системной шиной через адаптеры.

Ри с. 2.4. Система с тремя видами шин

Всвою очередь, шины ввода-вывода могут подключаться через адаптеры к шине расширения, а с нее через адаптер к процессору (рис. 2.4). Это позволяет разгрузить системную шину и шину расширения.

Конфигурации на рис. 2.3 и 2.4 использованы в чипсетах процессоров Intel и AMD.

2.3 Системные шины FSB, QPI и HyperTransport

Шина FSB (Front – Side Bus) соединяет процессор с основной памятью. Точнее, FSB подключается к северному мосту чипсета, который содержит контроллер ОП. В некоторых компьютерах для соеди-

22