Литература:
Зебрев Г.И. Физические основы кремниевой наноэлектрники, М.: БИНОМ, 2011, с. 5-8, 30-53.
Парменов Ю.А. Элементы твердотельной наноэлектроники. Учебное пособие. М.: МИЭТ, 2011, гл. 1.
Балашов А.Г., Крупкина Т.Ю., Лосев В.В., Старосельский В.И. Наноэлектронные устройства и их модели. Учебное пособие. М.: МИЭТ, 2011, с. 16-29.
Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов, Москва: Техносфера, 2011.
Semiconductor Industry Association (SIA), The International Technology Roadmap for Semiconductors, 2013, Available online at www.itrs.net.
R.H. Dennard, F.H. Gaensslen, V.L. Rideout, E. Bassous, and A.R. LeBlanc, “Design of Ion-Implanted MOSFET's with Very Small Physical Dimensions,” IEEE Journal of Solid-State Circuits, Oct. 1974.
Skotnicki T., Hutchby J.A., Tsu-Jae King, Boeuf F. The end of CMOS scaling, IEEE Circuits and Devices Magazine, 2005, №1-2, pp.16-26.
Frank D.J., Dennard R.H., Nowak E. at al. Device Scaling Limits of Si MOSFETs and Their Application Dependencies, Proceedings of the IEEE, 2001, v.89, №3, pp.259-288.
Critchlow D.L. MOSFET Scaling—The Driver of VLSI Technology. Proceedings of the IEEE, 1999, v.87, №4, pp.659-667.
Wong P., Frank D.J., Solomon P.M. at al, Nanoscale CMOS. Proceedings of the IEEE, 1999, v.87, №4, pp.537-570.
Chenming Hu. Future CMOS Scaling and Reliability. Proceedings of the IEEE, 1993, v.81, №5, pp.682-689.
W. Haensch,E. J. Nowak,R. H. Dennard,P. M. Solomon,A. Bryant,O. H.Dokumaci,A. Kumar,X. Wang,J. B. Johnson,M. V. Fischetti Silicon CMOS devices beyond scaling, IBM J. RES. & DEV. VOL. 50 NO. 4/5 JULY/SEPTEMBER 2006, pp.339-361.
H.-S. P. Wong Beyond the conventional transistor, IBM J. RES. & DEV. VOL. 46 NO. 2/3 MARCH/MAY 2002, pp. 133-168
Nowak E. J. Maintaining the benefits of CMOS scaling when scaling
bogs down, IBM J. RES. & DEV. VOL. 46 NO. 2/3 MARCH/MAY 2002, pp. 169-180.
Y. Taur, Y.-J.MII, D. J. Frank, H.-S. Wong, D. A. Buchanan,S. J. Wind, S. A. Rishton, G. A. Sai-Halasz, E. J. Nowak CMOS scaling into the 21-st century: 0.1
m
and beyond,IBM
J. RES. DEVELOP. VOL. 39 NO. 112 JANUARYiMARCH 1995,
pp. 245-260.
Mark Horowitz, Elad Alon, Dinesh Patil, Stanford University, Samuel Naffziger, Rajesh Kumar, Intel, Kerry Bernstein, IBM Scaling, Power, and the Future of CMOS, pp. 1-7, http://www-vlsi.stanford.edu/papers/mh_iedm_05.pdf
Liu T.-J.K. and Chang L. Transistor Scaling to the Limit, in «Into the Nano Era: Moore’s Law Beyond Planar Silicon CMOS», Ed. H. R. Huff, Springer, 2009, pp.191-223.
Marc Van Rossum MOS Device and Interconnects Scaling Physics, in «Advanced Nanoscale ULSI Interconnects: 15 Fundamentals and Applications», Y. Shacham-Diamand et al. (eds.), Springer Science+Business Media, pp. 15-38.
Задание для срс
1.Изучить материал лекции по конспекту и по литературным источникам, в первую очередь по №1,2,3.4.
2. Ознакомиться с прогнозом ITRS 2013 (International Roadmap for Semiconductors) на следующие 15 лет развития микроэлектроники и наноэлектроники на сайте ITRS www.itrs.net.
3. Для подготовки к следующей лекции ознакомиться с её материалом по конспекту лекции №2. При подготовке к лекции №2 рекомендуется восстановить в памяти знания по физике работы МДП-транзисторов по книге В.И. Старосельский «Физика полупроводниковых приборов микроэлектроники».-М : Высшее образование, Юрайт-Издат, 2009, с.133-253.