2.2. Закон Мура
Анализ эмпирических тенденций первых 5 лет развития интегральной технологии позволил Гордону Муру (рис. 2.3) сформулировать в 1965г. некоторую закономерность, впоследствии получившую название закона Мура.
Рис. 2.3.
Рис. 2.4. Зависимость степени интеграции от времени (закон Мура)
Именно возможность масштабирования микроэлектронных структур явилась технологическим и экономическим основанием, обеспечившим победное шествие закона Мура на протяжении уже почти полувека (рис. 2.4).
Сложившиеся тенденции масштабирования ИС могут быть сформулированы (с определенной степенью точности) следующим образом:
- новое поколение технологии появляется через каждые три года;
- при этом уровень интеграции ИС памяти увеличивается в четыре раза, а логических ИС – в 2-3 раза;
- за каждые два поколения технологии (то есть за 6 лет) минимальный характеристический размер уменьшается в два раза, а плотность тока, быстродействие (тактовая частота), площадь кристалла и максимальное количество входов и выходов увеличиваются в два раза.
Выделяют две основные цели и два вида ограничений при масштабировании МОПТ.
Первая цель заключается в увеличении рабочего тока МОПТ для увеличения быстродействия, которое ограничивается временем заряда и разряда емкостной нагрузки. Увеличение тока стока требует уменьшения длины канала и увеличения электрического поля в подзатворном окисном слое, которое определяет плотность заряда в инверсионном слое.
Вторая цель – уменьшение размеров для увеличения плотности размещения элементов. Это требует уменьшения как длины, так и ширины канала МОПТ, то есть увеличения тока на единицу ширины канала для обеспечения необходимого рабочего тока.
Увеличение количества элементов на одном кристалле (чипе) (то есть повышение степени интеграции) достигается, главным образом, за счет уменьшения так называемой технологической нормы, и, в некоторой степени, за счет роста площади чипа.
Площадь одного чипа, на котором располагается схема памяти или микропроцессор, имеет тенденцию к росту, но в гораздо меньшей степени. В настоящее время типичные размеры чипа составляют <145 мм2 для устройств ДОЗУ и <310 мм2 для микропроцессоров. В настоящее время (2013г.) на одном чипе располагается более миллиарда транзисторов. Ожидается, что к 2016г. количество транзисторов на одном чипе будет составлять ~ 10 млрд.
2.3. Технологическая (проектная) норма
Основным параметром технологии является минимальная технологическая (топологическая, проектная) норма (Technology Node, feature size). Говоря о проектной норме, обычно имеют в виду минимальный для данной технологии характеристический размер. Длина затвора МОП транзистора приблизительно в 1,5…2 раза меньше технологической нормы. Длина канала, как правило, оказывается еще меньше длины затвора.
Высокая степень доверия полупроводниковой отрасли к технической осуществимости и экономической обоснованности закона Мура привела к тому, что с 1994 года публикуется и регулярно обновляется на сайте прогноз развития (дорожная карта) Международной ассоциации производителей полупроводников (ITRS) на следующие 15 лет. Дорожная карта с одной стороны является руководством для исследований, с другой стороны помогает синхронизировать развитие технологий и своевременность изготовления оборудования.
Рис. 2.5. Технологическая норма и длина затвора для технологий разных поколений
На рис. 2.5 представлен прогноз ITRS 2005 года относительно технологической нормы и длины затвора МДП транзистора. Как следует из рисунка, технологическая норма к 2020 году составит менее 10 нм. Однако реальность опережает прогноз. Фирма Intel планирует производство ИС с технологической нормой 10нм уже в 2015 году.
Изменение
технологической нормы идет по поколениям,
с приблизительно одинаковым масштабным
множителем
.
Соответствующий
ряд параметров технологических норм
исторически имеет следующий вид: