- •С3.1.1 Масштабирование с постоянным полем
- •С3.1.1.1 Правила масштабирования с постоянным полем
- •С3.1.1.2 Влияние масштабирования на параметры схем
- •С3.1.1.3 Пороговое напряжение
- •С3.1.2. Обобщенное масштабирование
- •С3.1.3.2 Вторичные немасштабируемые факторы
- •С3.1.3.3 Другие немасштабируемые факторы
- •Литература
- •Задание на срс
Литература
-
. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. Ч.1, М., Техносфера, 2002, с. 95-129.
-
Зебрев Г.И. Физические основы кремниевой наноэлектроники, М.: МИФИ, 2008,с. 46-53.
-
Yuan Taur, Tak H. Ning, Fundamentals of Modern VLSI Device, Cambridge University Press, 2009.
-
Skotnicki T., Hutchby J.A., Tsu-Jae King, Boeuf F. The end of CMOS scaling, IEEE Circuits and Devices Magazine, 2005, №1-2, pp.16-26.
-
Frank D.J., Dennard R.H., Nowak E. at al. Device Scaling Limits of Si MOSFETs and Their Application Dependencies, Proceedings of the IEEE, 2001, v.89, №3, pp.259-288.
-
Taur Y., Buchanan D.A., Wei Chen, Frank D.J. at al. CMOS Scaling into the Nanometer Regime, Proceedings of the IEEE, 2001, v.85, №4, pp.486-504.
-
Critchlow D.L. MOSFET Scaling—The Driver of VLSI Technology. Proceedings of the IEEE, 1999, v.87, №4, pp.659-667.
-
Wong P., Frank D.J., Solomon P.M. at al, Nanoscale CMOS. Proceedings of the IEEE, 1999, v.87, №4, pp.537-570.
-
Chenming Hu. Future CMOS Scaling and Reliability. Proceedings of the IEEE, 1993, v.81, №5, pp.682-689.
-
W. Haensch,E. J. Nowak,R. H. Dennard,P. M. Solomon,A. Bryant,O. H.Dokumaci,A. Kumar,X. Wang,J. B. Johnson,M. V. Fischetti Silicon CMOS devices beyond scaling, IBM J. RES. & DEV. VOL. 50 NO. 4/5 JULY/SEPTEMBER 2006, pp.339-361.
-
Nowak E. J. Maintaining the benefits of CMOS scaling when scaling bogs down, IBM J. RES. & DEV. VOL. 46 NO. 2/3 MARCH/MAY 2002, pp. 169-180.
-
Y. Taur, Y.-J.MII, D. J. Frank, H.-S. Wong, D. A. Buchanan,S. J. Wind, S. A. Rishton, G. A. Sai-Halasz, E. J. Nowak CMOS scaling into the 21-st century: 0.1
m
and beyond, IBM
J. RES. DEVELOP. VOL. 39 NO. 112 JANUARY/MARCH
1995,
pp. 245-260. -
Liu T.-J.K. and Chang L. Transistor Scaling to the Limit, in «Into the Nano Era: Moore’s Law Beyond Planar Silicon CMOS», Ed. H. R. Huff, Springer, 2009, pp.191-223.
-
Marc Van Rossum MOS Device and Interconnects Scaling Physics, in «Advanced Nanoscale ULSI Interconnects: 15 Fundamentals and Applications», Y. Shacham-Diamand et al. (eds.), Springer Science+Business Media, pp. 15-38.
Задание на срс
-
Ознакомиться с методические указаниями студентам по изучению дисциплины «Физика наноразмерных полупроводниковых структур» (Приложение 2).
-
Используя правила масштабирования с постоянным полем для длинноканального прибора в линейной области и в области насыщения, показать, что они ведут себя как указано в таблице С3.1.
-
Применяя правила масштабирования с постоянным полем к подпороговому току, показать, что вместо уменьшения с коэффициентом масштабирования (
)
в действительности ток при масштабировании
растет (учесть, что в подпороговой
области
). -
Используя обобщенные правила масштабирования для области насыщения (с п = 1 для скорости насыщения), показать, что ток ведет себя как указано в таблице С3.2.
