
С2.7. Модель mastar
На основе метода
VDT
была разработана модель MASTAR
[5] − аналитическое средство для оценки
КМОП технологий и дорожных карт. Она
позволяет оптимизировать или просто
предсказывать соотношения
,
параметры быстродействия и мощности.
Теперешняя версия MASTAR5
расширена, чтобы учитывать такие
технологические «ароматы» как FD
SOI/SON
и Double
Gate.
Каждый из них может быть оснащен так
называемыми технологическими ускорителями
(бустерами – boosters)
такими как: напряженный кремниевый
канал, металлический затвор,
квазибаллистический транспорт и
металлический переход. Оценка влияния
всех комбинаций этих «ароматов» и
бустеров производится в MASTAR
лишь путем простого нажатия кнопки для
генерации немедленного ответа. В этом
главное преимущество MASTAR
перед 2D
TCAD
моделированием.
Выражения MASTAR
для SCE,
DIBL
и S
могут рассматриваться как некоторая
разновидность обобщенных правил хорошего
проектирования. Мы сегодня допускаем
более высоких значений SCE
и DIBL,
чем те, которые получены в результате
первоначальных правил «хорошего
проектирования». Для технологий с
напряжением питания 1В, величины SCE
от 50 мВ до 100мВ, и вдвое больше для DIBL,
не являются необычными. Для упрощения
давайте предположим, что допустимые
значения SCE
и DIBL
должны составлять малую часть, скажем,
10%
соответственно. Это приводит к следующим
условиям (обобщенные правила хорошего
проектирования):
. (С2.24)
Первое преимущество этой новой формулировки заключается в том, что все три правила хорошего проектирования, гарантирующие хорошее электростатическое качество (EI) прибора, теперь свернуты вместе, следовательно, обеспечивая возможность взаимных компенсаций. Другое преимущество заключается в том, что теперь мы имеем прямую связь между правилами хорошего проектирования для электростатического качества (для простоты мы будем называть это правило «EI», смотри (С2.24) для точного определения EI) и реальными значениями SCE и DIBL, так как следуя (С2.19) и (С2.20):
(С2.25)
Литература
-
T. Skotnicki, G. Merckel, Th. Pedron − The Voltage-Doping Transformation A New Approach to the Modeling of MOSFET, IEEE Electron Device Letters, V. 9, No. 3, March 1988, p.p.109-112.
-
T. Skotnicki, G. Merckel, Th. Pedron − A New Punchthrough Current Model Based on theVoltage-Doping Transformation, IEEE Transaction on Electron Device, V. 35, No. 7, July 1988, p.p.1076-1086.
-
T. Skotnicki and F. Boeuf − Optimal Scaling Methodologies and Transistor Performance, H.R. Huff D.C. Gilmer (Eds.), High Dielectric Constant Materials, VLSI MOSFET Applications, Springer, 2006, p.p.143-194.
-
T. Skotnicki, Cl. Fenouillet-Beranger et al. − Innovative Materials, Devices, and CMOS Technologies for Low-Power Mobile Multimedia, IEEE Transaction on Electron Device, V.55, No.1, 2008, p.p.96-128.
-
T. Skotnicki (ST) et al. − A user’s guide to MASTAR 4, p.p.1-59.
Задание на срс
-
Ознакомиться с методические указаниями студентам по изучению дисциплины «Физика наноразмерных полупроводниковых структур» (Приложение 2).
-
Рассчитать величины SCE, DIBL и S для пМОПТ с параметрами структуры из задания для семинара 1. Считать переходы сток(исток)-подложка ступенчатыми, концентрация примеси в областях стока и истока
Сравнить величину спада порогового напряжения с результатом семинара 1.
-
Ознакомиться с описанием и возможностями программы MASTAR – Model for Assessment of cmoS Technologies And Roadmaps по литературному источнику [5].
1 3 Мы говорим о подпороговом режиме, в надпороговом режиме носители лучше удерживаются инверсным слоем и таким образом нет существенной разницы между длиной пролета носителей и расстоянием между переходами.
2
После разложения в ряд Тейлора и
отбрасывания членов второго и более
высоких порядков малости,
поправочный член запишется как
,
который ведет к слабо нефизическому
поведению при малых
(слегка увеличивает
при
увеличении
).
Чтобы удалить эту аномалию, член
вернее отбросить, чем
(оба значительно меньше 1). Эта эмпирическая
коррекция приводит к хорошему согласию
с экспериментом, тем не менее, это
означает, что более сложное приближение
для
-
зависимости должно быть выведено в
будущих вариантах VDT.