- •Учебное пособие по дисциплине: «Прикладная электроника» Северск, сгти - 2003
- •Предисловие
- •1 Импульсная и цифровая техника
- •1.1 Общие сведения
- •1.2 Ключевой режим работы биполярных транзисторов
- •1.3 Импульсный режим работы операционных усилителей. Компараторы. Триггер Шмитта
- •1.4 Позиционные системы счисления
- •1.5 Функции алгебры логики и их основные свойства
- •1.5.1 Основные определения
- •1.6 Элементарные функции алгебры логики
- •1.7 Аналитическая запись функций алгебры логики
- •1.8 Аксиомы, основные теоремы и тождества алгебры логики
- •1.9 Минимизация функций алгебры логики
- •1.9.1 Основные определения
- •1.9.2 Постановка задачи минимизации в классе днф
- •1.9.3 Аналитическая минимизация
- •4.9.4 Метод неопределенных коэффициентов и минимизирующих карт
- •1.9.5 Метод минимизирующих карт
- •1.9.6 Карты Карно
- •2 Цифровые интегральные схемы
- •2.1 Логические элементы
- •2.1.1 Логический элемент не
- •2.1.2 Логический элемент или
- •2.1.3 Логический элемент и
- •2.1.4 Логический элемент или - не
- •2.1.5 Логический элемент и - не
- •2.2 Классификация
- •2.3 Основные характеристики и параметры лэ
- •2.3.1 Сравнение обобщенных параметров цифровых микросхем
- •2.3.2 Типовые корпуса микросхем
- •2.4 Элементы с памятью (триггеры, счетчики)
- •2.4.1 Триггеры сR,Sуправлением
- •2.4.2 Триггеры с синхронным управлением
- •2.4.3 Триггеры сJk-управлением
- •2.4.4 Триггеры сD-управлением
- •2.4.5 Разное
- •3 Вопросы анализа и синтеза невременных схем
- •3.1 Логические сети
- •3.2 Теорема анализа и эквивалентные схемы
- •3.3 Синтез логических схем с одним выходом
- •3.4 Синтез логических схем со многими выходами
- •3.5 Синтез схем по неполностью определенным собственным функциям
- •3.6 Пример синтеза устройства - преобразователя кодов
- •4 Синтез и анализ схем, работа которых зависит от времени
- •4.1 Временные булевы функции. Основные определения
- •4.2 Основные свойства временных булевых функций
- •4.3 Синтез и анализ схем с помощью временных булевых функций
- •5 Схемотехника элементов интегрального исполнения
- •5.1 Схемотехника элементов серий ттл
- •5.1.1 Основные принципы построения схем
- •5.1.2 Основные параметры и характеристики серий ттл
- •5.1.3 Функциональный состав ттл ис и ттлш ис
- •5.2 Схемотехника элементов серий кмоп
- •5.2.1 Инвертор на комплиментарной моп-паре
- •5.2.2 Основные логические элементы и-не, или-не,z
- •5.2.3 Функциональный состав кмоп ис
- •5.2.4 Основные характеристики ис к564
- •5.2.4.1 Энергетические характеристики
- •5.2.4.2 Передаточные характеристики
- •5.2.4.3 Помехоустойчивость
- •5.2.4.4 Быстродействие
- •5.2.4.5 Напряжение питания
- •5.2.4.6 Входные характеристики
- •5.2.4.7 Нагрузочная способность
- •5.2.4.8 Надежность ис к564
- •5.2.5 Основные характеристики ис cерии кр1554
- •5.2.5.1 Технические характеристики
- •5.2.5.3 Предельные электрические режимы эксплуатации микросхем серии кр1554
- •5.2.5.4 Функциональный состав микросхем серии кр1554
2.4.1 Триггеры сR,Sуправлением
На рисунке 2.27,а показана принципиальная
схемаRS-триггера, которая
содержит защелку (транзисторыVT1
иVT2), а также два раздельных
статических входа управления (транзисторыVT3 иVT4). Эти
входы управления называютсяR(reset— сброс) иS(set— установка). Иногда
входыR
и S
называют по-другому: clear
— очистка (сброс) и preset
— предварительная установка соответственно.
К входам раздельного статического
запуска триггера R
и S
присоединены управляющие переключатели
S1
и S2.
Поскольку от каждого из них на входы
можно подать напряжение низкого Н или
высокого В уровней, то имеется четыре
комбинации этих управляющих сигналов.
Они перечислены в колонках R
и S
таблицы состояний RS-триггера
(рис. 2.27, б).
Если от S1
и S2
подать на оба входа R
и S
напряжение низкого уровня (Н, Н), то
транзисторы VT3
и VT4
открывающих токов не получат, будут
разомкнуты и поэтому не смогут повлиять
на состояние транзисторов защелки VT1
и VT2.
Напряжения на выходах триггера Q
и
останутся без изменения. Это значит,
что в триггере осталась информация,
записанная ранее.
Переведем движок переключателя
S2
в положение В (высокое входное напряжение),
оставив S1
в Н (низкое). Теперь транзистор VT4
будет открыт (насыщен), он приведет к
появлению низкого напряжения на
коллекторе присоединенного в параллель
ему транзистора VT2.
На входе
будет также напряжение низкого уровня.
ТранзисторVT1
больше не получит от выхода
открывающий базовый ток, поэтому он
перейдет в состояние отсечки. По этой
причине на выходеQ
появляется напряжение высокого уровня
(транзистор VT3
от переключателя S1
не получает открывающего тока и на
состояние триггера не влияет). Данное
состояние транзисторов VT1
и VT2
будет зафиксировано, защелкнуто, и не
изменится при возврате переключателя
S2
в положение Н.

Рисунок 2.27 - RS-триггеры
Поменять напряжения на
выходах Q
и
можно, если перевести движки переключателейS1
и S2
в положения В и Н соответственно (см.
третью строку таблицы на рис. 2.27,б).
Наконец, возможно
четвертое состояние переключателей S1
и S2:
оба их движка переводятся в состояние
В. Такой входной сигнал RS-триггер
зафиксировать не может. Действительно,
в этом случае, когда S1=S2=B,
на обоих выходах Q
и
должно появиться напряжение низкого
уровня. Но еслиS1
и S2
строго одновременно отсоединить от
входов, триггер переключится в
неопределенное состояние. Иначе, после
исчезновения входного состояния В, В
защелка не займет однозначного состояния.
Таким образом, два логических уровня
В, В одновременно на входы R
и S
подавать нельзя.
На рисунке 2.27,в
показано функциональное обозначение
RS-триггера,
составленного из двух двухвходовых
инверторов. Такой триггер можно строить
на элементах
и на элементах
.
На рис. 2.27,г
дана таблица логических
состояний для RS-триггеров,
построенных на элементах
и
.
Строки состояний «Без изменений» и
«Неопределенность» здесь меняются
местами в зависимости от выбранного
соответствия 1 и 0 напряжениям высокого
и низкого уровня.
Таким образом, RS-триггер имеет два раздельных статических входа управления, чтобы можно было записывать и хранить 1 бит информации. Вместе с тем, известно, что триггерные ячейки — это основа многих динамических устройств, главные из которых: делители частоты, счетчики и регистры. В этих устройствах записанную ранее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого режима RS-триггер необходимо снабдить тактовым входом С (clock).
