схемотехника

проводов должны быть зачищены от изоляции (примерно на 5 мм) и залужены. Пайку следует производить аккуратно, избегая замыкания соседних контактных площадок припоем и концами проводов.

Если на вход ТТЛ-микросхемы необходимо подать логический ноль, соответствующая входу контактная площадка соединяется с общей шиной (0V). При необходимости подать на вход ТТЛ единицу можно использовать следующие варианты подключения соответствующей контактной площадки:

−подключить через резистор сопротивлением 1–20 кОм к шине

питания;

−подключить к выходу логической микросхемы, на который при работе схемы всегда выдается единица (например, к выходу инвертора, вход которого подключен к общей шине);

−при выполнении лабораторной работы допускается оставлять входы ТТЛ-микросхем неподключенными; в этом случае они будут восприниматься как входы, на которые подана логическая единица, но при этом необходимо понимать, что такое решение недопустимо при разработке устройств.

Не следует подключать напрямую шину питания к логическим входам. Шина питания должна быть подключена только ко входам питания микросхемы.

5. ОПИСАНИЕ СТЕНДА MINIDILAB-CIII

ДЛЯ ВЫПОЛНЕНИЯ ЛАБОРАТОРНЫХ РАБОТ 5 СЕМЕСТРА

Стенд miniDiLaB-CIII предназначен для изучения основ построения устройств на базе программируемых логических интегральных схем (ПЛИС). Ниже приведено описание платы в соответствии с документацией разработчика.

Структура платы приведена на рис. 3, а ее внешний вид – на рис. 4.

11

−разъемы расширения, на которые выведены линии питания 3,3 и 5 В,

атакже 20 свободных выводов ПЛИС и выводы, управляющие светодиодами

LED0-LED3;

−источники питания на напряжения 3,3, 2,5, 1,2 В.

СБИС программируемой логики EP3C5E144C8N (подробное описание приведено в документации производителя [8]) имеет следующие характеристики:

−число выводов СБИС – 144;

−число пользовательских выводов (входов/выходов) – 94;

−число логических элементов – 5136;

−объем встроенной памяти – 414 кбит;

−число встроенных умножителей – 46;

−число встроенных умножителей/делителей тактовых сигналов

(PLL) – 2;

−объем файла конфигурации (без сжатия) – 3 Мбит.

Каждый логический элемент представляет собой 4-входовую логическую функцию, настраиваемую произвольным образом, и D-триггер с динамической синхронизацией.

Выводы ПЛИС поддерживают следующие стандарты:

−одиночные выводы: LVTTL, LVCMOS, SSTL, HSTL, PCI, PCI-X;

−дифференциальные выводы: SSTL, HSTL, LVPECL, BLVDS, LVDS, mini-LVDS, RSDS, PPDS.

На плате также располагаются светодиод POWER, который горит, когда на плату подано питание, и кнопка RESET, которая позволяет сбросить текущую конфигурацию ПЛИС.

Программирование ПЛИС и конфигурационной памяти осуществляется встроенным программатором USB Blaster или внешним JTAG-программатором. Также встроенный программатор можно использовать для программирования внешних устройств. Режим работы платы задается джамперами TYPE и MODE (рис. 5).

14

6. ПОРЯДОК ВЫПОЛНЕНИЯ ЛАБОРАТОРНЫХ РАБОТ

4СЕМЕСТРА

В4 семестре лабораторные работы выполняются на лабораторном стенде, описанном в разделе 4.

Сначала необходимо проанализировать задачу, выбрать способ ее решения. Если вариантом задана микросхема, необходимо найти ее описание в справочнике и изучить его. Далее необходимо составить функциональную схему устройства с использованием условно-графических обозначений (УГО) заданных микросхем. Обычно для решения задачи требуется использовать дополнительные микросхемы (как правило, логические). В этом случае необходимо выбрать микросхемы из числа имеющихся, позволяющие реализовать требуемые функции (при этом следует минимизировать число используемых корпусов).

Минимизация функции выполняется следующим образом. Сначала для функции составляется диаграмма Вейча-Карно. При этом входные переменные делятся на две группы, содержащие примерно одинаковое число разрядов.

Допустимые значения одной из групп заносятся в заголовки столбцов, а значения второй группы – в заголовки строк (порядок значений определяется кодом Грея – соседние коды должны отличаться только одним разрядом).

Далее таблица заполняется требуемыми значениями функции. Если для каких-либо значений входных переменных значение функции не определено, в клетку диаграммы ставится специальный знак («*»). Далее, если необходимо получить функцию в виде конъюнктивной нормальной формы (КНФ), в диаграмме выделяются контуры, содержащие нули, а для дизъюнктивной нормальной формы (ДНФ) – единицы. Контур представляет собой прямоугольную область, каждое значение в которой – «*» или 0 для КНФ (1 для ДНФ). Количество ячеек в контуре должно быть 2n, где n – целое. При этом контур может прерываться на краю диаграммы и продолжаться с противоположного края (диаграмма представляет собой отображение тора).

17

На диаграмме для построения формулы ДНФ контурами обведены единицы. Для укрупнения контуров и уменьшения их числа в контуры включены символы «*». Так получено два контура на четыре ячейки каждый и один контур на две ячейки. Далее составляются формулы конъюнктов. Для первого контура: не меняют своего значения переменные X1 и X3. Значение

обеих – ноль, поэтому они включаются в формулу с инверсией: X1 & X3 . Для

контура 2: X2=1, X3=1, X4=1; формула: X2&X3&X4. Контур 3: X2=0, X4=0;

формула: X2 & X4 .

Таким образом, получена следующая формула:

F= X1 & X3 X2 & X4 X2 & X3 & X4.

Для составления принципиальной схемы необходимо выбрать микросхемы. Если реализовывать предложенную функцию в основном логическом базисе, потребуются: микросхема, содержащая три логических элемента «3И» (ЛИ3), микросхема, содержащая четыре элемента «2ИЛИ» (ЛЛ1), микросхема, содержащая шесть инверторов (ЛН1). При этом остается два свободных инвертора и два элемента «2ИЛИ». Возможная схема приведена на рис. 7.

19

Рис. 7. Пример решения задачи в основном логическом базисе

Для реализации схемы потребуется три микросхемы, 24 проводника (48 паек). Задержку условно можно оценить в четыре задержки на логических элементах.

Для минимизации схемы преобразуем формулу следующим образом:

F = X1& X3 X2 & X4 X2 & X3 & X4 = X1& X3 X2 & X4 X2 & X3 & X4 = = X1& X3 & X2 & X4 & X2 & X3 & X4 = (X1 X3) & (X2 X4) & X2 & X3 & X4 .

Функцию в таком виде можно реализовать, используя две микросхемы: ЛА4 (три элемента «3И-НЕ») и ЛЛ1 (четыре элемента «2ИЛИ»). При этом останутся свободными один элемент «3И-НЕ» и два элемента «2ИЛИ». Схема приведена на рис. 8.

Для реализации схемы нужны две микросхемы, 15 проводников (30 паек). Задержку можно оценить как две задержки элементов.

20