Книги / Книга Проектирование ВПОВС (часть 2)

процессором 6. Однако при наличии одной шины передачи данных в группе невозможно совместить передачу информации из процессора I в процессоры 2, 3 и процессора 6 в процессоры 4,5. Введем еще одну дополнительную шину передачи данных, как это показано на рис. 5.10. Показанные отрезки числовых шин связывают соответственно процессоры групп и по два граничных процессора в соседних группах. Таким образом, при обмене между процессорами 1, 2, 3, происходящим по основной числовой шине,

одновременно можно производить обмен между процессорами 6, 4, 5 по вспомогательной числовой шине. Общая схема вычислительной структуры с двумя числовыми шинами показана на рис. 5.11. Обмен данными в этой структуре между группами совмещается с обменом внутри группы и, как нетрудно увидеть, происходит за время, равное

где Р – чисто процессоров в группе.

Число процессоров, объединяемых в группу, может быть произвольным,

но не менее 5. Это связано с тем, что при p < 5 время и сложность обмена возрастает. Отметим, что ПЭ имеет только один вход и, следовательно, может принимать информацию в каждый отдельный момент времени только из одного процессора.

Рассмотрим структуру с двумя числовыми шинами и четырьмя процессорами в каждой группе (рис. 5.12). Предположим, что первыми выдают информацию крайние левые процессоры в группах. В этом случае в каждом третьем процессоре группы на входе образуется клинч, попытка записи информации из двух процессоров одновременно. Для исключения этого явления можно ввести приоритеты, например данные, поступающие слева,

принимаются первыми, справа – вторыми. В таком случае обмен занимает два такта. Такая же ситуация возникает при выдаче информации из всех процессоров группы. Таким образом, время обмена в структуре возрастает и равно Tоб = 8 , a в устройстве управления необходимо предусматривать анализ приоритетных признаков данных.

303

Рис. 5.10

Рис. 5.11

...

...

Рис. 5.12

Двухшинная структура с временем обмена, независящим от числа процессоров в обобщенном цифровом интеграторе

С целью устранения последовательной записи введем в состав ПЭ многовходовой буфер, позволяющий принимать информацию с нескольких направлений одновременно и выдавать по запросам последовательно на один выход. Схема такого ГО показана на рис. 5.13, Он содержит дополнительное устройство памяти, включающее два блока Б1 и Б2. Наличие двух блоков памяти позволяет одновременно занести информацию в память с двух направлений, а затем считывать информацию в ПЭ в темпе вычислений. В этом

304

совершается за один такт. Для исключения клинча на входе процессора каждый из них имеет буферное запоминающее устройство, состоящее из 4-х блоков (Б1,

Б2, БЗ, Б4).

Рис. 5.14

Уменьшение времени обмена, как видно из рисунка 5.14, достигается за счет увеличения числа шин. Однако если учесть, что между процессорами передаются не величины, а их разности высокого порядка (третьего, четвертого и т. д.), имеющие небольшие разрядности, то количество проводов,

используемых для передачи данных, имеет приемлемый уровень.

Рассмотрим особенности вычислительной структуры, отображающей двумерное дискретное пространство (рис. 5.16). Каждой точке пространства поставим в соответствие процессор. Тогда, как это следует из формул численного дифференцирования, каждый процессор должен обмениваться информацией только с процессорами, расположенными на направлениях,

параллельных осям x1 и x2. Это позволит объединить все процессоры с помощью шин, располагаемых параллельно осям координат и не связанных друг с другом. Двумерная структура с одной числовой шиной по одному направлению показана на рис. 5.17. Процессор располагается как бы на пересечении двух числовых шин, выдает и принимает информацию, т. е. связан с каждой из них. Для определения стратегии обмена обратимся к системе уравнений (1.42). В соответствии с ней на каждом шаге реализуется либо операция интегрирования, либо операция дифференцирования, либо операция интегрирования с одновременным дифференцированием по пространственным переменным (обобщенное интегрирование), либо суммирование. При

306

Рис. 5.17

Двумерное дискретное пространство и соответствующий ему двумерный обобщенный цифровой интегратор

Далее рассмотрим операцию интегрирования с одновременным дифференцированием по пространственным переменным

линии, параллельной координате xr . Однако в таком общем случае не удается совместить обмен по этим двум направлениям. Последнее связано с тем, что

309