
Книги / Книга Проектирование ВПОВС (часть 2)
.pdf



Следует отметить, что время выполнения любой операции в АПЭ оказывается одинаковым. При синхронном управлении множеством ПЭ, это обстоятельство является определяющим. В системах, допускающих асинхронное управление, синхронное время выполнения команд ухудшает характеристики системы. Одним из путей преодоления указанного недостатка является построение ПЭ таким образом, что его структура изменяется в зависимости от выполняемой операции. Настройка ПЭ на конкретную операцию может быть осуществлена с помощью коммутатора. Схема ПЭ для этого случая приведена на рис. 5.3.
yp |
|
|
|
|
ya |
|
... |
|
|
|
|
... |
|
Многовх |
Дел. |
Дел. |
Умн. |
АЛУ |
Многовх |
|
сумм. |
сумм. |
|||||
|
|
|
|
Коммутатор
Запоминающее |
Рг КОП |
|
устройство |
||
|
Рис. 5.3
К недостаткам рассматриваемого ПЭ следует отнести возрастание оборудования за счет введения коммутатора и малой загрузки операционных узлов. Для повышения загрузки каждого операционного узла используем совмещение выполнения операций в узлах ПЭ, используя для передачи данных общую шину. Схема распределенного ПЭ с аппаратным выполнением макроопераций и общей шиной, показана на рис. 5.4, а, а на рис. 5.4, б – ПЭ с совмещением операций на одноименных блоках. Общая характеристика каждого ПЭ проведена в табл. 5.2. Анализ полученных характеристик показывает, что наибольшей эффективностью обладает ПЭ с общей шиной и
294

совмещением операций. Это достигается за счет сокращения оборудования
(некоторые операции ведутся на одном и том же операционном узле), при сохранении быстродействия практически на том же уровне.
y |
l |
|
|
|
|
y |
d |
|
|
|
|
|
|
|
|
|
|||
... |
|
|
|
|
... |
|
|||
Многовх |
Дел. |
Дел. |
Умн. |
АЛУ |
Многовх |
ЗУ |
|||
сумм. |
сумм. |
||||||||
|
|
|
|
|
Рис. 5.4, а
Структурная схема ПЭ с аппаратно-микропрограммным выполнением макроопераций и общей шиной:
yp/yd
...
Многовх |
Дел. |
Умн. |
АЛУ |
ОЗУ |
||
сумм. |
||||||
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 5.4, б
Структурная схема ПЭ с аппаратно-микропрограммным выполнением макроопераций, общей шиной и совмещением операций.
Таким образом, наибольшей эффективностью обладают ПЭ с аппаратной реализацией операций при синхронном управлении и аппаратно-
микропрограммном выполнении при асинхронном управлении.
295


1 2 3 (j-1) ... j (j+1) ... N x
Рис. 5.5, a
Дискретное множество точек пространства, необходимое для построения обобщенного цифрового интегратора
1 |
2 |
3 |
... |
j-1 |
j |
j+1 |
... |
N |
|
|
|
|
|
|
|
Рис. 5.5, б
Как видно, конфигурация обобщенного интегратора является отражением дискретного множества точек, и он может рассматриваться как многопроцессорная структура. Одной из проблем, решаемых в рамках организации структуры, является определение конфигурации соединений
процессорных элементов в систему. Это связано с тем, что влияет на
межпроцессорный обмен, конфигурация связей во многом определяет производительность обобщенного цифрового интегратора и, следовательно,
системы в целом, а также его аппаратурную сложность и надежность.
Дня оценки конфигураций обобщенного интегратора необходимо определить дополнительные характеристики, значения которых позволили бы судить о возможностях обеспечения требуемой производительности,
аппаратурной сложности и надежности на уровне системы. При оценке будем показывать, что различные конфигурации обобщенного цифрового интегратора выполнены на одних и тех же процессорных элементах. При таком ограничении выбор конфигурации влияет на производительность только через
время вычисления, которое определяется как |
t |
выч |
t |
on |
t |
об |
где |
t |
on |
– время |
|
|
|
||||||||
|
|
|
|
выполнения операции в ПЭ и tоб – время обмена между ПЭ.
297
Если для обмена воспользоваться общей шиной, которая объединяет все ПЭ, как это показано на рис. 5.5, б, то в каждый момент времени только один ПЭ может служить источником. Прием информации осуществляется всеми ПЭ одновременно. Время обмена, необходимое для обеспечения данными всех процессоров системы при реализации операции обобщенного интегрирования,
равно
T |
N , |
об |
|
где N – число процессоров вычислительной структуры;
– время обмена, затрачиваемое одним процессором (такт обмена).
Учитывая, что число процессорных элементов может быть большим, а в худшем случае обмен может потребоваться на каждом шаге вычислений, то время, отводимое на обмен, будет оказывать серьезное влияние на быстродействие системы.
Анализ численных алгоритмов, реализуемых процессором, показывает,
что при обмене информацией на прием настраиваются не все процессоры, а
только ближайшие к возбужденному процессору. В рассматриваемой структуре принимают информацию только четыре процессора по два справа и слева от возбужденного. Это позволяет реализовать следующий метод уменьшения времени обмена. Разорвем числовую магистраль так, чтобы справа и слева оказалось одинаковое число процессоров. Если число процессоров нечетно,
тогда справа или слева добавляется «пустой» процессор, назначение которого выровнять время обмена в правой и левой частях. Вычислительная структура с такой числовой шиной показана на рис. 5.6. В разрыве числовой шины поставлена схема коммутации. Работает она следующим образом. Если Uуп = 0,
то схема настраивается таким образом, что образуются две одинаковые числовые шины. При подаче сигнала управления (Uуп = 0) эти две шины объединяются в одну. Процесс обмена протекает следующим образом. Вначале сигнал Uуп = 0 и обмен данными между процессорами происходит в правой и левой частях одновременно. По окончании обмена в обеих частях подается
298
сигнал управления Uуп = 1 и информацией обмениваются процессоры,
расположенные на границе разрыва числовой шины. При этом в обмене участвуют не более четырех процессоров – два с левой и два с правой стороны.
Время обмена в такой структуре равно
T |
N / 2 2 4 |
. |
|
об |
|
|
|
Вновь разделим правую и левую |
группы процессоров пополам. |
Получаемая при этом структура показана на рис. 5.7. Обмен в ней производится в три этапа. На первом этапе сигналы U1 = U2 = 0. В результате каждая группа процессоров оказывается не связанной между собой, что позволяет совместить обмен в группах. На втором этапе обмен происходит между граничными
процессорами |
соседних групп в |
|
правой |
и |
левой |
частях структуры |
|||||||
(U |
1 |
1,U |
2 |
0) |
. На третьем этапе |
U |
1 |
U |
2 |
1 |
и |
обмен |
происходит между |
|
|
|
|
|
|
граничными процессорами правой и девой частей. Время обмена в данном случае равно
|
N |
|
|
||
Tоб |
|
|
2 2 |
4 , |
|
22 |
|||||
|
|
|
|
Продолжим указанный процесс дихотомического деления вновь образуемых групп до получения 2n участков (рис. 5.8). Тогда при сохранении принципа обмена между участками, заключающегося в том, что вначале одновременно независимо друг от друга оцениваются процессоры внутри каждой группы. Затем обмен производится между каждыми двумя соседними группами. Следующий обмен производится между объединением групп и так далее, как это показано на рис. 5.9. Время обмена в структуре, содержащей 2n
участка, равно
|
|
N |
|
|
Tоб |
|
|
|
2 n 4 . |
2 |
n |
|||
|
|
|
|
Нетрудно увидеть, что с ростом n первое слагаемое уменьшается, а второе увеличивается. Определим оптимальное значение величины n, позволяющее
299
