8.2 Многоразрядный компаратор

Многоразрядные компараторы обычно выполняют на базе одно­разрядных с подключением дополнительных ЛЭ И и ИЛИ (для блоки­ровки одноразрядных компараторов и объединения сигналов).

При этом используется принцип последовательного сравнения разрядов многоразрядных чисел, начиная с их старших разрядов, так как уже на этом этапе, если Х_1m ≠ Х_2m, задача может быть решена од­нозначно, и сравнение следующих за старшими разрядов не потребу­ется.

На практике широко применяются "неполные" компараторы в ко­торых реализуется одна или две операции на сравнение кодов (Y=, Y> , Y=и Y> и др.). Для выполнения этих операций можно исполь­зовать отдельные фрагменты из схем на Рис.8.3, или построить специальные схемы, которые в ряде случаев могут быть упрощены.

(а)	(б)
Рис.8.3. Схема компаратора на ЛЭ 2И-НЕ (а), диаграмма его работы (б)

На схемах компараторы кодов обозначаются двумя символами равенства: "= =".

Код типа микросхемы компаратора кода в отечественных сериях — СП.

Примером такой микросхемы может служить СП1 - 4-х разрядный компаратор кодов, сравнивающий величины кодов и выдающий информацию о том, какой код больше, или о равенстве кодов (Рис. 8.4).

Помимо восьми входов для сравниваемых кодов (два 4-х разрядных кода, обозначаемых А0...А3 и В0...В3), компаратор СП1 имеет три управляющих входа для наращивания разрядности (А>B, A<B, A=B) и три выхода результирующих сигналов (А>B, A<B, A=B).

Для удобства на схемах управляющие входы и выходы иногда обозначают просто ">", "<" и "=".

Нулевые разряды кодов (А0 и В0) -младшие, третьи разряды (А3 и В3) - старшие.

Рис. 8.4.  4-х разрядный компаратор кодов СП1 (два варианта обозначения)

Если микросхемы компараторов кодов каскадируются (объединяются) для увеличения числа разрядов сравниваемых кодов, то надо выходные сигналы микросхемы, обрабатывающей младшие разряды кода, подать на одноименные входы микросхемы, обрабатывающей старшие разряды кода (Рис. 8.5).

Рис. 8.5.  Каскадирование компараторов кодов

дно из основных применений компараторов кодов состоит в селектировании входных кодов.

На рис. 8.6показано применение компараторов SN74ALS521 для селектирования 16-разрядных кодов. Инверсный сигнал с выхода первой микросхемы подается на инверсный вход разрешения второй микросхемы, выходной сигнал которой (отрицательный) говорит о совпадении входного и эталонного 16-разрядных кодов.

Рис. 8.6.  Селектирование 16-разрядных кодов

8.3. Контрольные вопросы

68. Что такое компаратор?

69. Объясните работу схемы одноразрядного компаратора изображенного на Рис.2.1.

8.4. Индивидуальные задания

Задание 1. Используя микросхему СП1 нарисуйте схему определения максимального из двух 16-ти разрядных чисел.

9. Сумматоры

9.1.Общие сведения

Сумматор (английское Adder) - логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. Например, если один входной код - 7 (0111), а второй - 5 (0101), то суммарный код на выходе будет 12 (1100).

Сумма двух двоичных чисел с числом разрядов N может иметь число разрядов (N + 1). Например, при суммировании чисел 13 (1101) и 6 (0110) получается число 19 (10011). Поэтому количество выходов сумматора на единицу больше количества разрядов входных кодов. Этот дополнительный (старший) разряд называется выходом переноса

При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.

На схемах сумматоры обозначаются буквами SM. В отечественных сериях код, обозначающий микросхему сумматора, - ИМ.

Сумматоры классифицируют по различным признакам.

В зависимости от системы счисления различают:

• двоичные;

• двоично-десятичные (в общем случае двоично-кодированные);

• десятичные;

• прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

• одноразрядные,

• многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров:

• четвертьсумматоры (ЛЭ «сумма по модулю 2»; ЛЭ «исключающее ИЛИ»), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;

• полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд);

• полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

• последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;

• параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.

Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени -основная задача при построении параллельных сумматоров.

Для уменьшения времени распространения сигнала переноса применяют: конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных ёмкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.

По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы, делят на сумматоры:

• с последовательным переносом;

• с параллельным переносом;

• с групповой структурой;

• со специальной организацией цепей переноса.

Среди сумматоров со специальной организацией цепей переноса можно указать:

• сумматоры со сквозным переносом, в которых между входом и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней;

• сумматоры с двухпроводной передачей сигналов переноса;

• сумматоры с условным переносом (вариант сумматора с групповой структурой, позволяющий уменьшить время суммирования в 2 раза при увеличении оборудования в 1,5 раза);

• асинхронные сумматоры, вырабатывающие признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.

Сумматоры, которые имеют постоянное время, отводимое для суммирования, независимое от значений слагаемых, называют синхронными.

     По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить три основных вида сумматоров:

• комбинационный, выполняющий микрооперацию «S = A плюс B», в котором результат выдаётся по мере его образования (это комбинационная схема в общепринятом смысле слова);

• сумматор с сохранением результата «S = A плюс B»;

• накапливающий, выполняющий микрооперацию «S = S плюс».

 Последние две структуры строятся либо на счётных триггерах (используются мало), либо по структуре «комбинационный сумматор – регистр хранения» (наиболее употребляемая схема).

     Важнейшими параметрами сумматоров являются:

• разрядность;

• статические параметры: Uвх, Uвх, Iвх и так далее, то есть обычные параметры интегральных схем.

Сумматоры характеризуются четырьмя задержками распространения:

• от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;

• от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;

• от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;

• от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.

Параметрами сумматоров являются:

• разрядность;

• статические параметры: Uвх, Uвх, Iвх и т. п. (параметры интегральных микросхем);

• динамические параметры.

Сумматоры характеризуются четырьмя задержками распространения:

• от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;

• от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;

• от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;

• от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.