2.6. Входы и выходы цифровых микросхем

Характеристики и параметры входов и выходов цифровых микросхем определяются прежде всего технологией и схемотехникой их внутреннего строения. Для разработчика цифровых устройств любая микросхема представляет собой "черный ящик", внутренности которого знать не обязательно.

При разработке важно только четко представлять себе, как поведет себя та или иная микросхема в данном конкретном включении, будет ли она правильно выполнять требуемую от нее функцию.

Чаще применяются две технологии цифровых микросхем:

• ТТЛ (TTL) и ТТЛШ (TTLS) - биполярная транзисторно-транзисторная логика и ТТЛ с диодами Шоттки;

• КМОП (CMOS) — комплементарные транзисторы со структурой "металл–окисел–полупроводник".

Различаются они типами используемых транзисторов и схемотехническими решениями внутренних каскадов микросхем.

В статическом режиме или на небольших рабочих частотах микросхемы КМОП потребляют значительно меньший ток от источника питания, чем такие же микросхемы ТТЛ (или ТТЛШ) - правда, только.

На 2.16показаны примеры схем входных и выходных каскадов микросхем, выполненных по этим технологиям.

2.6.1. Входы микросхем.

Разработчику цифрового устройства достаточно считать, что при подаче на вход сигнала логического нуля из этого входа вытекает ток, не превышающий I¹_min, а при подаче сигнала логической единицы в этот вход втекает ток, не превышающий I¹_max.

Особым случаем является ситуация, когда какой-нибудь вход не подключен ни к одному из выходов - ни к общему проводу, ни к шине питания (так называемый висящий вход).

Иногда возможности микросхемы используются не полностью, т.е. на некоторые входы не подается сигналов. При этом микросхема может не работать или работать нестабильно, так как ее правильное включение подразумевает наличие на всех входах логических уровней, пусть даже и неизменных.

Поэтому рекомендуется подключать неиспользуемые входы к напряжению питания микросхемы U_сс или к общему проводу (к земле) в зависимости от того, какой логический уровень необходим на этом входе.

а)	в)
Рис. 2.16. Входной и выходной каскады микросхем ТТЛШ (а) и КМОП (в)

Для некоторых серий микросхем, выполненных по технологии, неиспользуемые входы надо подключать к напряжению питания не напрямую, а только через резистор определенной величины. При таком включении одного резистора достаточно на 20 входов.

На неподключенных входах микросхем ТТЛ формируется напряжение около 1,5–1,6 В, которое иногда называют висячим потенциалом. Обычно этот уровень воспринимается микросхемой как сигнал логической единицы, но рассчитывать на это не стоит.

Потенциал, образующийся на неподключенных входах микросхем КМОП, может восприниматься микросхемой и как логический нуль, и как логическая единица.

Все входы надо куда-то подключать. Неподключенными допускается оставлять только те входы (ТТЛ, а не КМОП), состояние которых в данном включении микросхемы не имеет значения.

2.6.2. Выходы микросхем

Существуют три разновидности выходных каскадов, существенно различающиеся как по своим характеристикам, так и по областям применения:

• стандартный выход или выход с двумя состояниями (обозначается 2С, 2S, ТТЛ, TTL), или иначе логический выход;

• выход с открытым коллектором (обозначается ОК, OC);

• выход с тремя состояниями или выход с возможностью отключения (обозначается 3С, 3S).

Стандартный (2С) выход

Стандартный выход 2С имеет всего два состояния: логический нуль (U₀) и логическая единица (U₁), причем оба они активны, то есть выходные токи в обоих этих состояниях (I⁰_min и I⁰_max) могут достигать заметных величин.

Выходное сопротивление логического выхода стремятся сделать малым, способным развивать большие токи для перезарядки емкостных нагрузок и, следовательно, получения высокого быстродействия элемента. Такой тип выхода имеют большинство логических элементов, используемых в комбинационных цепях.

Такой выход можно считать состоящим из двух выключателей, которые замыкаются по очереди (Рис. 2.17.а), причем замкнутому верхнему выключателю соответствует логическая единица на выходе, а замкнутому нижнему - логический нуль.

а)	б)	с)
Рис.2.17. Стандартный выход 2С

Особенность таких выходов состоит в том, что их нельзя соединять параллельно:

• во-первых это создает логическую неопределенность, т.к. в точке соединения выхода, формирующего логическую единицу, и выхода, формирующего логический нуль, не будет нормального результата.

• Во вторых, при соединении выходов, находящихся в различных логических состояниях возникло бы «противоборство». Вследствие малых величин выходных сопротивлений уравнительный ток при этом может достигать достаточно большой величины, что может вывести из строя элементы выходной цепи.

Схемы логических выходов элементов ТТЛ(Ш) и КМОП подобны двухтактным каскадам – в них оба фронта выходного напряжения формируются с участием активных транзисторов, работающих противофазно, что обеспечивает малые выходные сопротивления при любом направлении переключения выхода (Рис.2.17.б).

Вторая особенность логического выхода двухтактного типа связана с протеканием через транзистор коротких импульсов тока при переключениях из одного логического состояния в другое. Эти токи протекают от источника питания на общую точку «землю».

В статических состояниях таких токов быть не может, т.к. транзисторы Т1 и Т2 работают в противофазе, и один из них всегда заперт.

Однако в переходном процессе из-за некоторой несинхронности переключения транзисторов возникает кратковременная ситуация, в которой проводят оба транзистора, что и порождает короткий импульс сквозного тока значительной величины (Рис.2.17.с.).

Выход с открытым коллектором

Элементы с открытым коллектором имеют выходную цепь, заканчивающуюся одиночным транзистором, коллектор которого не соединен с какими-либо цепями внутри микросхемы (Рис. 2.18,а). Транзистор управляется от предыдущей части схемы элемента так, что может находиться в насыщенном или запертом состоянии. Насыщенное состояние транзистора трактуется как отображение логического нуля, запертое, как логической единицы.

Поэтому для формирования высокого уровня напряжения на выходе элементов с открытым коллектором (типа ОК) требуется подключение внешних резисторов величиной порядка сотен Ом (или другие нагрузки), соединенные с источником питания.

Выход с открытым коллектором ОК можно считать состоящим из одного выключателя, замкнутому состоянию которого соответствует сигнал логического нуля, а разомкнутому - отключенное, пассивное состояние (Рис.2.18.б.).

Несколько выходов типа ОК можно соединять параллельно, подключая их к общей для всех выходов цепочке Ucc – R (Рис.2.18.в). При этом можно получит режим поочередной работы на общую линию, как и для элементов с тремя состояниями, если активным будет лишь один элемент, а выводы всех остальных окажутся запертыми. Если же разрешить активную работу элементов, выходы которых соединены, то можно получить дополнительную логическую операцию, называемую операцией монтажной логики.

При реализации монтажной логики высокое напряжение на общем выходе возникает только при запирании всех транзисторов, т.к. насыщение хоты бы одного из них снижает выходное напряжение до уровня U₀ = U_кэн. То есть для получения логической единицы на выходе требуется единичное состояние всех выходов: выполняется монтажная операция И. Поскольку каждый элемент выполняет операцию Шеффера над своими входными переменными, общий результат окажется следующим:

F = X1X2 X3X4 … Xm-1 Xm = X1X2+X3X4+ …+Xm-1 Xm

а)	б)	в)
Рис.2.18. Выход с открытым коллектором

При использовании элементов с ОК в магистрально-модульных структурах требуется разрешать или запрещать работу того или иного элемента. Для элементов типа ОК кВ качестве входа ОЕ может быть использован один из обычных входов элемента. Если речь идет об элемента И-НЕ, то, подавая ) на любой из входов, можно запретить работу элемента, поставив его выход в разомкнутое состояние независимо от состояния других входов. Уровень 1 на этом входе разрешит работу элемента.

Положительной чертой элементов с ОК при работе в магистально-модульных системах является их защищенность от повреждений из-за ошибок управления, приводящих к одновременной выдаче на шину нескольких слов, а также возможность реализации дополнительных операций монтажной логики.

Недостатком таких элементов является большая задержка переключения из 0 в 1. При этом переключении происходит заряд выходной емкости сравнительно малым током резистора R. Сопротивление резистора нельзя сделать слишком малым, т.к. это привлекло бы к большим токам выходной цепи в статике при насыщенном состоянии выходного транзистора. Поэтому положительный фронт выходного напряжения формируется относительно медленно с постоянной времени RC.

До порогового напряжения (до середины полного перепада напряжения) экспоненциально изменяющийся сигал изменится за время 0,7RC, что и составляет задержку t_з⁰¹.

При работе с элементами типа ОК проектировщик должен задать сопротивление резистора R, которое не является стандартным, а определяется для конкретных условий. Анализ статических режимов задает ограничения величины сопротивленияR снизу и сверху. Значение сопротивления резистора R выбирается в этом диапазоне с учетом быстродействия схемы и потребляемой ею мощности.

Ограничение снизу величины сопротивления резистора R связано с тем, что ее уменьшение может вызвать перегрузку насыщенного транзистора по току. На Рис.2.19.а показан режим, в котором нулевое состояние выхода схемы обеспечивается элементом 1 с ОК. Из этого рисунка видно, что через элемент 1 протекает суммарный ток, складывающийся из токов резистора, входных токов логических элементов (ЛЭ1…ЛЭn) и токов заперых транзисторов элементов с ОК 2 …m, т.е.

I_вых.0 = I_{R +} nI_вх.0+ (m-1)I_Z≈ I_{R +} nI_вх.0, где

• Iвх.0 – входные токи элементов приемников сигнала при низком уровне выходных напряжений;

• I_{Z -} токи запертых выходов ОК (обычно пренебрежимо малые);

• I_R = (U_cc – U₀)/R.

Чтобы ток выхода элемента 1 не превысил допустимого значения следует соблюдать условие

R >= (U_cc – U₀)/(I_Вых.0.max - nI_Вх.0.max).

Ограничение сверху величины сопротивления резистора R связано с необходимостью гарантировать достаточно низкий уровень напряжения U₁ формируемого в схеме при запертом состоянии всех выходов элементов с ОК.

Из схемы Рис.2.19.б видно, что U₁ = U_cc – I_RR.

В то же время I_R = mI_Z + nI_Вх.1.max.

Из полученных выражений следует R <= (U_cc – U_Вых.1.min)/(mI_Z + nI_Вх.1.max) , где U_{Вых.1.min -} паспортный параметр элемента.

Имея границы диапазона значений сопротивления R, полученные как показано выше, проектировщик должен выбрать некоторое конкретное его значение. Выбор вблизи нижней границы

а)	б)
Рис.2.19. Схемы для расчета минимального (б) и максимального (а) значений сопротивлений внешней цепи с открытым коллектором.

Улучшает быстродействие схемы, а выбор вблизи верхней потребляемую мощность.

Выход с тремя состояниями

Выход с тремя состояниями 3С очень похож на стандартный выход, но к двум состояниям добавляется еще и третье - пассивное, в котором выход можно считать отключенным от последующей схемы. Такой выход можно считать состоящим из двух переключателей (Рис. 2.20.а), которые могут замыкаться по очереди, давая логический нуль и логическую единицу, но могут и размыкаться одновременно. Третье состояние называется высокоимпедансным или Z-состоянием. Для перевода выхода в третье Z-состояние используется специальный управляющий вход, обозначаемый OE(Рис. 2.20.б)(Output Enable - разрешение выхода) или EZ (Enable Z-state).

а)	б)	с)
Рис.2.20 Выход с тремя состояниями

При наличии разрешения (ОЕ = 1) элемент работает как обычно, выполняя свою логическую операцию, а при его отсутствии (ОЕ=0) переходит в состояние «отключено».

Входы типа 3С можно соединять параллельно (Рис.2.20.с) при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формированию сигнала в точке соединения выходов. Эта возможность позволяет применять элементы 3С в магистрально-модульных микропроцессорных и других системах, где многие источники информации поочередно пользуются одной и той же линией связи (рис.2.21).

Объединение выходов цифровых микросхем совершенно необходимо также при шинной (или магистральной) организации связей между цифровыми устройствами.

При шинной организации связей все сигналы между устройствами передаются по одним и тем же линиям (проводам), но в разные моменты времени (это называется временным мультиплексированием). В результате количество линий связи резко сокращается, а правила обмена сигналами существенно упрощаются.

Рис. 2.21.  Шинная организация связей

Группа линий (сигналов), используемая несколькими устройствами, как раз и называется шиной. Понятно, что объединение выходов в этом случае совершенно необходимо - ведь каждое устройство должно иметь возможность выдавать свой сигнал на общую линию. К недостаткам шинной организации относится, прежде всего, невысокая скорость обмена сигналами.

Используя микросхемы с тремя состояниями по выходу можно создавать магистрали с двунаправленными потоками информации, а также уплотнять каналы передачи данных (рис.2.22).

Элементы типа 3С сохраняют такие достоинства элементов с логическим выходом как быстродействие и высокая нагрузочная способность.

а) работа на общую нагрузку	б) двухсторонняя передача информации
Рис.2.22. Использование МС с тремя состояниями по выходу