Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Лабы_1 / Обучальник / Пособие_А5.doc
Скачиваний:
548
Добавлен:
31.05.2015
Размер:
16.58 Mб
Скачать

Содержание

Стр.

ВВЕДЕНИЕ

8

1

Основы цифровой электроники

9

1.1. Простейшие способы получения цифрового сигнала

11

1.2. Простейшие способы контроля цифровых сигналов

13

1.3. Логические переменные, базовые операции между логическими переменными

14

1.4. Числа, используемые в цифровой электронике

16

1.5. Арифметические действия над двоичными числами

19

1.6. Переполнение

19

1.7. Цифровая интегральная схема

20

1.8. Упрощение и минимизация логических функций

22

1.9. Недоопределенная функция

26

1.10. Контрольные вопросы

26

1.11. Индивидуальные задания

27

2

Логические элементы

31

2.1. Базовые логические элементы

31

2.2. Особенности работы логических элементов

34

2.2.1. Совместимость входных и выходных сигналов

35

2.2.2. Нагрузочная способность

36

2.2.3. Квантование (формирование) сигнала

36

2.2.4. Помехоустойчивость

38

2.2.5. Работоспособность в широкой области допусков и параметров

39

2.2.6. Затухание переходных процессов за время одного такта

40

2.3. Основные характеристики логических элементов

41

2.4. Основные параметры логических элементов

43

2.4.1. Динамические параметры

44

2.4.2. Статические параметры логических элементов

47

2.5. Особенности проектирования цифровых приборов

49

2.6. Входы и выходы цифровых микросхем

53

2.7. Контрольные вопросы

62

2.8. Индивидуальные задания

63

3

Триггеры

65

3.1.Общие сведения

65

3.1.1. Параметры триггера

68

3.2.Принцип работы асинхронного триггера

68

3.2.1. Асинхронный RS триггер

71

3.2.2. Асинхронный JK триггер

73

3.2.3. Асинхронный Т триггер

74

3.3.Синхронные триггеры

76

3.3.1. Состязания в асинхронных комбинационных и последовательных схемах

76

3.3.2. Синхронный RS триггер

77

3.3.3. D триггер

78

3.4.Основные схемы включения триггеров

81

3.4.1. Подавление дребезга контактов выключателя при помощи триггера

83

3.4.2. Использование триггера в качестве флага процесса

83

3.4.3. Синхронизация с помощью триггера

84

3.4.4. Построение линий задержки с помощью триггера

86

3.5. Контрольные вопросы

88

3.6. Индивидуальные задания

89

4

Регистры

94

4.1.Общие сведения

94

4.2. Регистры хранения (памяти)

100

4.2.1. Стробируемые регистры

101

4.2.2. Тактируемые регистры

105

4.3. Регистры сдвига

109

4.4. Способы вывода информации из регистра

116

4.5.Контрольные вопросы

119

4.5. Индивидуальные задания

121

5

Счетчики

125

5.1.Общие сведения

125

5.2. Счетчики с последовательным переносом (асинхронные счетчики)

127

5.2.1. Суммирующие счетчики

128

5.2.2. Вычитающие счетчики

131

5.2.3. Увеличение разрядности асинхронных счетчиков

134

5.2.4. Применение асинхронных счетчиков

134

5.3. Счетчики с параллельным переносом (синхронные счетчики)

136

5.3.1. Синхронные счетчики с асинхронным переносом

137

5.3.2. Синхронные счетчики с синхронным переносом

139

5.4. Счетчики с произвольным коэффициентом счета

143

5.5. Контрольные вопросы

145

5.6. Индивидуальные задания

146

6

Шифраторы и дешифраторы

149

6.1.Общие сведения

149

6.2.Дешифраторы

149

6.2.1. Применение дешифраторов

152

6.3.Шифраторы

155

6.4. Контрольные вопросы

158

6.5. Индивидуальные задания

159

7

Мультиплексоры

160

7.1.Мультиплексоры

160

7.2. Демультиплексоры

163

7.3. Контрольные вопросы

164

7.4. Индивидуальные задания

164

8

Компараторы

165

8.1 Одноразрядный компаратор

165

8.2 Многоразрядный компаратор

166

8.3. Контрольные вопросы

169

8.4. Индивидуальные задания

169

9

Сумматоры

170

9.1.Общие сведения

170

9.2.Четвертьсумматор

174

9.3.Полусумматор

175

9.4. Полный одноразрядный двоичный сумматор

176

9.5. Многоразрядные сумматоры

177

9.5.1. Последовательный многоразрядный сумматор

177

9.5.2. Параллельный многоразрядный сумматор с последовательным переносом

178

9.5.3. Параллельный многоразрядный сумматор с параллельным переносом

179

9.6. Микросхемы многоразрядных сумматоров

180

9.7. Сумматоры групповой структуры

182

9.8. Контрольные вопросы

183

9.9. Индивидуальные задания

184

10

Преобразователи кодов

185

10.1. Контрольные вопросы

188

11

Одновибраторы и генераторы

189

11.1.Одновибраторы

189

11.2.Генераторы

196

11.3. Контрольные вопросы

197

12

Память

199

12.1 Общие сведения

199

12.2. Типовые структуры и функциональные узлы микросхем памяти

205

12.3. Условные графические обозначения микросхем памяти

209

12.4. Применение ПЗУ

210

12.5. Применение ОЗУ

216

12.6 Контрольные вопросы

221

12.7. Индивидуальные задания

222

13

АЦП и ЦАП

224

13.1 Принцип работы АЦП

225

13.5. Контрольные вопросы

239

14

ТИПОВЫЕ СИТУАЦИИ ПРИ ПОСТРОЕНИИ УЗЛОВ И УСТРОЙСТВ НА СТАНДАРТНЫХ ИНТЕГРАЛЬНЫХ СХЕМАХ

241

14.1. Режимы неиспользуемых входов в логических элементах

241

14.2. Режимы неиспользуемых логических элементов

243

14.3. Наращивание числа входов логических элементов

244

14.4. Снижение нагрузок на выходах логических элементов

244

14.5. Паразитные связи цифровых элементов по цепям питания

245

14.6. Паразитные связи цифровых элементов по цепям питания

248

14.6.1.Внешние помехи

249

14.6.2.Токовые помехи

249

14.6.3. Перекрестные помехи

250

14.6.4. Искажения сигналов в несогласованных линиях

251

14.6.5. Линии передачи сигналов.

255

СПИСОК ЛИТЕРАТУРЫ

260

Соседние файлы в папке Обучальник