7. Демультиплексоры

На приемной стороне канала данных требуется выполнить обратную операцию. Ее выполняют демультиплексоры, которые передают данные, поступающие в последовательные моменты времени из одного выходного канала в один из нескольких каналов приемника.

Вопрос 22 - Дешифраторы. Синтез многоразрядных дешифраторов

Двоичным дешифратором чаще всего называют устройство, преобразующее двоичный код в код “1 из N”. Из всех N выходов ДШ, активный уровень имеется только на одном, а именно на том, номер которого равен поданному двоичному числу. ДШ бывают полные (используются все входные наборы и все выходы) и не полные. Кроме адресных входов, ДШ обычно имеет один или несколько разрешающих входов Е. Если имеется несколько входов разрешения, то общий сигнал образуется конъюнкцией входных сигналов. Функционирование ДШ описывается следующей функцией:

f₀=y_m***y₁

f₀=y_m*** y₁ f_i=m_i (1) m_i-минтермы входных переменных.

f₀= y_m*** y₁

Схемотехнически ДШ представляет собой совокупность конъюнкторов, не связанных между собой.

Схема ДШ 3->8 при одном разрешающем входе.

Всериях ТТЛШ ДШ строят из элементов И-НЕ, поэтому, на его выходах вырабатывается инверсное значение функции (активный уровень “0”).

При большем числе входов схема выглядит по другому

Для синтеза многоразрядных дешифраторов входной адрес делится поля. Разрядность поля младших разрядов соответствует количеству входов имеющегося ДШ. Оставшееся поле старших разрядов служит для получения сигналов разрешения работы одного из ДШ, декодирующих поле младших разрядов. (Схема ниже).

В ИС ДШ часто применяется несколько разрешающих входов. При этом удобно создавать ДШ требуемой разрядности используя каскадный принцип, и строя первый каскад не на отдельных ДШ, а собирая его из конъюнкторов разрешающих входов.

ДШ совместно со схемами ИЛИ можно использовать для воспроизведения произвольных логических функций.

Вопрос 23 - Двоичные и приоритетные шифраторы. Указатели старшей единицы

Двоичные шифраторы выполняют операцию обратную по отношению к операции ДШ. Они преобразуют код “1 из N” в двоичный. При подаче на один (обязательно только на один и не более) из входов шифратора сигнала, на его выходе формируется двоичный код номера возбужденной входной шины. Полный двоичный шифратор имеет 2n входов и n выходов.

Приоритетные шифраторы выполняют более сложную функцию. При функционировании многих устройств часто решается задача определения приоритетного претендента на использование ресурса. Нужно выбрать того, кому предоставить право первоочередного обслуживания. Простейший вариант решения – присвоение каждому источнику запросов фиксированного приоритета. Например группа из 8 запросов: R7, R6, … , R0 формируется так, что высший приоритет имеет R7, далее по убыванию. Самый младший приоритет у R0 – он будет обслуживаться только при отсутствии других. Если имеется одновременно несколько запросов, то обслуживается R с наибольшим приоритетом.

Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса. Отсюда следует, что при наличии всего одного возбужденного входа, приоритетный шифратор работает как обычный двоичный шифратор. Поэтому в сериях ИС двоичный шифратор чаще всего отсутствует.

Функционирование 8-ми разрядного шифратора приоритета приведено в таблице:

Входы									Выходы
EI	R7	R6	R5	R4	R3	R2	R1	R0	A2	A1	A0	G	E0
1	1	X	X	X	X	X	X	X	1	1	1	1	0
1	0	1	X	X	X	X	X	X	1	1	0	1	0
1	0	0	1	X	X	X	X	X	1	0	1	1	0
1	0	0	0	1	X	X	X	X	1	0	0	1	0
1	0	0	0	0	1	X	X	X	0	1	1	1	0
1	0	0	0	0	0	1	X	X	0	1	0	1	0
1	0	0	0	0	0	0	1	X	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
0	X	X	X	X	X	X	X	X	0	0	0	0	0

EI – сигнал разрешения работы шифратора

G – сигнал отмечающий наличие запросов на входе шифратора

E0 – разрешает работу следующего шифратора при наращивании

Указатели старшей единицырешают, в сущности, ту же задачу, что и приоритетные шифраторы, но вырабатывают результат в виде кода “1 из N”. При наличии на входах нескольких возбужденных линий, на выходе будет возбуждена лишь одна, соответствующая старшему запросу. Число входов в этом случае равно числу выходов. Применяются в устройствах нормализации чисел с плавающей точкой. Могут быть реализованы подключением двоичного дешифратора к выходу приоритетного шифратора.