Вопрос 24 - Параллельные многоразрядные сумматоры

Сумматоры выполняют арифметическую операцию сложения. Сумматоры выпускаются как в виде отдельных ИС, так и являются ядрами схем АЛУ.

Аппаратное сложение и быстродействие сумматора являются очень важными параметрами при построении устройств обработки данных. Поэтому разработано множество вариантов сумматоров.

Суммирование может осуществляться либо в последовательном коде, либо в параллельном. При параллельном суммировании различают сумматоры с последовательным, сквозным и групповым переносом. Разновидности параллельных многоразрядных сумматоров.

1. С последовательным переносом:

t_з= t_з + (n-1) t_n = n t_з , при t_з  t_n.

2. С параллельным переносом.

Эти схемы имеют максимальное быстродействие, но обладают небольшой разрядностью, из за сложности схемы. В данных схемах отсутствует перенос от разряда к разряду, т.к. значение разрядных сумм и переносов получают одновременно для всех разрядов независимо друг от друга.

С ростом разрядности реализация параллельных сумматоров усложняется необходимостью наличия элементов с большим количеством входов.

Сумматоры с групповой системой переноса.

Для ускорения переноса в сумматор. с большим числом разрядов используют групповой перенос.

Данные сумматоры имеющие n-разрядов строятся по принципу m групп по l разрядов (m*l=n). Причем организация переносов внутри групп и между группами может быть произвольной. Поэтому такие сумматоры делятся на:

1. Групповой сумматор с цепным переносом (параллельная организация в группах и последовательная организация переноса т.е. имеется m групп и m-1 формирователей переноса).

Сумматоры с параллельным межгрупповым переносом. Такой сумматор строится по структуре сумматора с параллельным переносом, в котором роль одноразрядного сумматора играют группы. Параллельный перенос между группами в сочетании с паралл. переносом внутри групп даёт малое время суммирования. Аппаратурные затраты на такие сумматоры очень велики.

Вопрос 25 - Преобразователи кодов

1. Преобразователи прямого кода в обратный .

Если на вход такой схемы подать обратный код, то на выходе получится прямой код.

2. Преобразователи прямого кода в дополнительный.

Доп. код можно получить с помощью сумматора. Но существует более быстрый и экономичный способ.

Таким образом для получения i-го разряда доп. кода нужно сложить по модулю 2 код этого разряда с дизъюнкцией всех предыдущих разрядов. Знаковый разряд является управляющим.

Вопрос 26 - Запоминающий элемент интегральных схем динамической памяти и его работа

Для увеличения информационной емкости МС необходимо было сокращение площади, занимаемой запоминающим элементом. Уменьшение числа элементов и соответственно площади достигается при использовании динамических запоминающих элементов.

ЗЭ динамических ЗУ работает на основе хранения электрического заряда в конденсаторе. Вследствие токов утечки величина заряда с течение времени уменьшается и для сохранения информации необходима периодическая зарядка емкости от источника питания. На рисунке приведён пример принцип. схемы однотранзисторного ЗЭ (обведен пунктиром). Остальные элементы приведены для пояснения работы схемы.

Записываемый бит

Емкость ЗЭ складывается из емкостей конденсатора С, емкости шины столбца Шстолбца и емкости pn-перехода стока транзистора VT, соединенного с Шстолбца.

Процесс записи информации в ЗЭ состоит в подаче на Шстроки импульса открывающего VT, вследствие чего происходит зарядка конденсатора C до потенциала шины Шстолбца (если нужно записать единицу, то шина Шстолбца подключается к источнику питания Еп, если 0, то к нулю).

В режиме чтения на Шстроки подаётся импульс опроса, открывающий VT, Шстолбца подключается к усилителю считывания, конденсатор С разряжается, если был заряжен, т.е. хранилась логическая 1, создавая в Шстолбца сигнал, который усиливается и подаётся на выход.