2.4.1. Оперативная память

Очень важным элементом компьютера является основная или оперативная память (ОЗУ) компьютера. Она используется для оперативного обмена информацией (командами и данными) между процессором и периферийными подсистемами (ввод / вывод, соединение и т.п.). Именно из нее процессор берет программы и исходные данные для обработки, в нее же записывают полученные результаты. Однако содержащиеся в ней данные сохраняются только до тех пор, пока компьютер включен. При выключении компьютера содержимое оперативной памяти стирается. Такое свойство памяти также отражено в названии «оперативная» (память, используемая на данный момент работы компьютера). Все программы после запуска «загружаются» в ОЗУ. Програм­ма, закончившая работу, освобождает занимаемое место в ОЗУ.

Конструктивно ОЗУ (Random Access Memory – RAM: память с произвольной выборкой) может быть представлена в виде наборов динамических и/или статических ячеек.

В динамических ячейках (рис.2.7 а) значение бита информации определяется наличием или отсутствием заряда на миниатюрном конденсаторе, управляемом 1 – 2 транзисторами.

В статической памяти (рис.2.7 б) применяют специальные электронные элементы – триггеры, имеющие два устойчивых состояния и реализованные на 4 – 6 транзисторах.

Очевидно, что из-за ожидания накопления (стекания) заряда на пластинах конденсатора быстродействие динамических ячеек ниже. В то же время, поскольку в статических ячейках применяют большее количество транзисторов, то такие ячейки существенно дороже.

Ячейки динамической памяти образуют матрицу, состоящую из строк и столбцов. При считывании данных содержимое одной строки (строка считается страницей – Page) целиком переносится в буфер, реализованный на элементах статической памяти. После этого в строке считывается значение адресуемой ячейки и затем содержимое буфера вновь записывается в прежнюю строку. Такие переносы осуществляются путем изменения состояния ячеек, т.е. происходит перезарядка конденсатора. При этом высока вероятность непроизвольного изменения их состояния из-за паразитных утечек и наводок. Для исключения непроизвольной перезарядки и, соответственно, утраты данных предусмотрены периодически повторяющиеся с определенной частотой циклы регенерации: 2К или 4К, что означает количество тысяч строк, обновляемых за один цикл.

Существуют т.н. асинхронные элементы памяти. Они имеют только информационные входы и «срабатывают» непосредственно после изменения входных сигналов. В контроллере памяти предусмотрено отдельное устройство для генерации управляющих сигналов. Продолжительность операций чтения / записи определяется технологией изготовления микросхемы, шириной шины данных, наличием буфера и др.

Каждый цикл внутри операции имеет уникальную продолжительность, и никакая последующая операция не может быть начата до получения сигнала об окончании предыдущей. Это достигается наличием в контроллере асинхронной памяти делителя, вырабатывающего сигналы необходимой частоты для каждой операции внутри цикла.

DRAM. Память типа DRAM, реализующая постраничный режим, носит название Fast Page Mode DRAM – FPM DRAM. Время доступа процессора к памяти, реализованной на таких микросхемах, сократилось на 40 % (~ 60 нс) по сравнению с DRAM.

Память с расширенным выводом данных (Extended Data Output – EDO DRAM) при той же структурной схеме позволяет одновременно считывать данные и задавать адрес следующих данных. Это достигается тем, что в отличие от FPM DRAM линии ввода / вывода остаются подключенными к системной шине до окончания ввода нового адреса и, соответственно, начала ввода следующего бита.

Микросхемы BEDO DRAM (Burst – разорванный) – это разновидность микросхемы EDO DRAM. Отличие здесь заключается в добавке специального генератора номера столбца.

Микросхемы CDRAM (Cache – тайник) и EDRAM (Enhanced – увеличенный) содержат немного ячеек быстрой памяти, статической SRAM, имеющей время доступа 10 – 15 нс.

Основным недостатком асинхронных элементов является их низкая помехоустойчивость, проявляющаяся в сбоях при работе компьютера. Сигнал на выходе появляется с некоторой задержкой, которая не регламентируется и может изменяться в зависимости от температуры окружающей среды и от старения полупроводниковых структур.

Для срабатывания синхронных элементов памяти необходим дополнительный тактирующий сигнал, подаваемый на соответствующий вход. В качестве такового здесь выбран тактовый сигнал системной шины, который задает частоту смены информации в определенные моменты времени. Следовательно, процессы записи и считывания строго привязаны к тактам CPU или шины.

Микросхема SDRAM (Synchronous DRAM) синхронизирована частотой системной шины. Метод доступа к ячейкам памяти (строкам и столбцам) здесь такой же, как и в стандартной схеме DRAM. Отличие заключается в синхронизации всех операций, проводимых микросхемой синхронно с тактовой частотой CPU, т.е. исключая цикл ожидания. За счет этого сокращается время выполнения команд и передачи данных.

Микросхема SDRAM II или DDR SDRAM (Double Date Rate – удвоенная скорость передачи данных) имеет ряд усовершенствований, позволяющих повысить ее быстродействие в 2 раза. Использование технологии DDR позволяет считывать данные по фронту и спаду тактового сигнала системной шины, что дает возможность выполнять 2 обращения к памяти за время одного цикла.

Дальнейшее развитие микросхем памяти связано с решением проблемы повышения пропускной способности элементов. Под пропускной способностью памяти понимают объем информации, пересылаемый по системной шине за 1 с между CPU и микросхемой памяти (Мб или Гб / с).

Под пропускной способностью вывода памяти понимают объем информации, пересылаемый по одной линии данных системной шины за 1 с между CPU и выводом микросхемы памяти (Мбит / с / контакт).

Для повышения пропускной способности памяти необходимо или увеличить разрядность системной шины с 64 до 128 бит, или повысить тактовую частоту системной шины. Увеличение разрядности приведет к значительному увеличению выводов микросхемы контроллера памяти (до 200 – 300) и, соответственно, к увеличению количества проводников на материнской плате между контроллером и слотами памяти.

Просто повысить тактовую частоту системной шины также невозможно, поскольку длительность обращения к ячейке памяти при существующей технологии считывания составляет ~ 10 нс. Альтернативным вариантом является 16-разрядная шина с тактовой частотой 800 МГц и усовершенствованная микросхема DRAM, которая при сохранении ядра стала напоминать сложное конвейерное микропроцессорное устройство с собственной скоростной шиной. Таких микросхем – две: Direct DRAM и SLDRAM.

Микросхема Direct DRAM использует т.н. технологию Rambus (по имени фирмы, разработавшей ее). Последняя подразумевает наличие усовершенствованных микросхем Base R-DRAM и Rambus-канала, включающего высокоскоростную шину (700 МГц) и специальный контроллер памяти.

Шина данных Rambus-канала 16-разрядная, а шина управления 8 - разрядная. Тактовая частота шин составляет 800 МГц. Поскольку данные пересылаются по переднему и заднему фронтам синхроимпульса, пропускная способность памяти составляет 16 бит х 800 МГц х 2 = 3,2 Гб/с. Передача адреса ячейки происходит в силу высокой тактовой частоты по отдельным шинам (по одной – адрес строки, по другой – адрес столбца) последовательными пакетами.

Микросхема SLDRAM (Sync Link DRAM) была создана рядом фирм как более дешевая память, чем Direct DRAM, для установки в РС стоимостью до $1000. Здесь также использовано классическое ядро DRAM, 16-разрядная шина данных с тактовой частотой 800 МГц, и передача данных осуществляется по восходящему и нисходящему сигналам. Пропускная способность микросхемы SL-DRAM также равна 3,2 Гб/с. Стандарт SLDRAM имеет ряд преимуществ стандартов S-DRAM и DDR DRAM, предусматривает протокол пакетной передачи адреса.