Белополский Аналого-цифровые и цифроаналоговые преобразователи 2010

Таким образом, суммарная погрешность, обусловленная источником опорного напряжения,

δоп = δUоп + δRвых ≈ δUоп + RвыхR .

Однако помимо погрешности δоп существуют скрытые источ-

ники погрешности. Прежде всего к таким источникам погрешности относятся изменения сопротивления открытых ключей, что приводит к изменению постоянных времени в первый и второй такты интегрирования. Если эти сопротивления разные, то погрешность измерения можно определить по формуле:

δкл = rвкл rвкл ,

где rвкл – разность сопротивления ключей в открытом состоянии.

Эта разность будет максимальная при максимальной разности входного Uвх и опорного Uоп напряжений.

Погрешность, которую вносит в процессе измерения интегратор (δинт ), состоит из погрешности, обусловленной нелинейностью

интегратора (δнл ) и влиянием напряжения и токов смещения

δинт = δнл +δсм .

Погрешность, обусловленную нелинейностью интегратора, можно определить по следующей формуле:

отличается от Uоп , тем больше разность tсч −tx и тем больше по-

грешность, обусловленная нелинейностью интегратора.

Влияние напряжения и токов смещения интегратора необходимо учитывать как в первом, так и во втором такте интегрирования. Соответственно эти погрешности равны:

41

где Uсм – напряжение смещения ОУ интегратора; Iсм – ток сме-

щения ОУ интегратора. Эта погрешность будет максимальна при Ux.макс = Uоп и равна в этом случае

δсм.макс = 2(Uсм + IсмR) . Uоп

Для уменьшения влияния погрешностей, обусловленных Uсм и Iсм ОУ интегратора, необходимо включить резистор балансировки Rб = R (в этом случае при расчетах нужно учитывать не Iсм , а раз-

ность токов смещения).

Необходимо также учитывать, что в реальном макете (рис. 2.7) напряжение на выходе интегратора в период tсч изменяется не от

нуля, а от Uи0 , обусловленного падением напряжения на диоде,

шунтирующим интегрирующею емкость С1. Период tx заканчива-

ется при достижении на выходе интегратора напряжения порога компаратора −Uпк . Разность между напряжениями Uи0 и Uпк

приводит к погрешности, которую можно вычислить по формуле:

δ= Uи0 +Uпк .

кUпк

Впроцессе измерения интервалы t1 и t2 заполняются им-

пульсами, подсчет которых производится счетчиком, т.е. непрерывная величина преобразуется в дискретную. При этом возможно возникновение ошибки в один импульс как при дискретизации t1 ,

так и при дискретизации t2 . Максимальная погрешность квантования δд при этом равняется:

где m – число десятичных разрядов счетчика.

42

Описание лабораторного макета

Макет, используемый в лабораторной работе (см. рис. 2.7), выполнен по структурной схеме, приведенной на рис. 2.3. Он включает в себя ключи S1 и S2 на полевых транзисторах, три аналоговые микросхемы А1, А2, K и цифровые микросхемы.

В исходном состоянии (момент времени t1) на выходе триггера Т сигнал "1", а на инверсном выходе – "0". Эти уровни определяют состояние ключей S1 и S2. В таком состоянии ключ S1 замкнут и на вход интегратора поступает измеряемое напряжение отрицательной полярности, время интегрирования которого точно определено временем заполнения двоично-десятичного счетчика. При заполнении счетчика со схемы совпадения подается сигнал на триггер, триггер переключается, включая ключ S2 и выключая ключ S1. Начинается второй такт интегрирования – интегрируется опорное напряжение. При этом через элемент И–НЕ на триггеры блока индикации подается импульс, разрешающий прием результата счета. Во время второго такта интегрирования на выходе интегратора А1 формируется линейно-спадающее напряжение и в двоичнодесятичный счетчик поступают импульсы от задающего генератора. При достижении на выходе интегратора (на входе компаратора

K) нулевого напряжения (Uсм. комп ) , компаратор перебрасывается и

триггер переключается, по шине "0" подается импульс сброса счетчиков. При этом с помощью триггеров запоминается результат, предшествующий импульсу сброса. Ключи S1 и S2 переключаются в первоначальное положение, и весь цикл начинается заново.

Принципиальная схема макета особенностей не имеет. Микросхема А2 служит для согласования выходных уровней триггера и входных уровней переключения ключей.

Необходимо обратить внимание на то, что в макете в качестве счетчиков используются три микросхемы двоично-десятичных счетчиков типа 155ИЕ2. Поэтому счетчик заполнится полностью в том случае, когда на выходе каждого счетчика будет код, соответствующий цифре 910 или 10012, т.е. полное заполнение счетчика соответствует 999 импульсам.

44

Подготовкак работе

1.Ответить на контрольные вопросы.

2.Рассчитать частоту заполнения счетчика f0 для двух вариан-

Рабочее задание

1.Собрать схему АЦП двойного интегрирования, измерить частоту импульсов заполнения счетчика f0 .

2.Снять осциллограммы во всех важнейших точках схемы.

3.Изменяя опорное напряжение, добиться максимального совпадения показаний исследуемого макета и контрольного цифрового

вольтметра при подаче на вход Ux = −9 В.

4. Снять характеристику Nx = f (Uвх ) , определяющую число

зарегистрированных импульсов. Построить график зависимости относительной погрешности от измеряемой величины.

5.Изменяя поочередно величину смещения интегратора, и компаратора, определить влияние этих изменений на показания макета АЦП.

ВНИМАНИЕ! При выполнении п.5 необходимо контролировать правильное функционирование макета, наблюдая с помощью осциллографа формы напряжения на выходе интегратора.

6.С помощью генератора синусоидальных колебаний (ЗГ) по-

дать на вход помеху Uп = 1 В и частотой fп , рассчитанной при подготовке к работе (рис. 2.8). Изменяя частоту помехи и наблюдая

45

с помощью осциллографа форму напряжения на выходе интегратора, добиться минимального влияния помехи на результат измерения. Сравнить полученное значение fп с расчетным. Объяснить

результат сравнения.

Рис.2.8. Схема включения источника помехи

Контрольные вопросы

1.В чем заключается процесс аналого-цифрового преобразова-

ния?

2.В чем заключается принцип временного преобразования?

3.В чем заключается принцип однотактного интегрирования? Каковы его преимущества и недостатки?

4.В чем заключается принцип двухтактного интегрирования? Каковы его преимущества и недостатки?

5.В чем заключается принцип трехтактного интегрирования? Каковы его преимущества и недостатки?

6.Из каких основных частей состоит АЦП двойного интегрирования?

7.Чем определяется время первого такта при двухтактном интегрировании?

8.Чем определяется время второго такта при двухтактном интегрировании?

9.Какие функции выполняет счетчик в первом и втором тактах интегрирования?

10.Какой вид помех подавляет АЦП двойного интегрирования? Каковы условия подавления помех?

11.Каким образом можно откалибровать АЦП двойного интегрирования?

12.Чему равна цена деления шкалы АЦП двойного интегрирования, используемого в работе?

46

Список литературы

1.Никамин В.А. Аналого-цифровые и цифроаналоговые преобразователи. Справочник. СПб.: КРОНА; М.: Альтекс-А, 2003.

2.Ратхор Т.С. Цифровые измерения. АЦП/ЦАП. М.: Техносфе-

ра, 2006.

3.Гельман. М.М. Системные аналого-цифровые преобразователи и процессоры сигналов. М.: Мир, 1999.

4.Аналого-цифровое преобразование / Под ред. У. Кестера. М.: Техносфера, 2007.

47

Лабораторная работа 3

АЦП ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ

Цель: изучение принципов работы ЦАП и АЦП, исследование характеристик интегральной микросхемы АЦП К5 72ПВ1.

Введение

Метод поразрядного уравновешивания (последовательного приближения) – один из наиболее широко используемых в настоящее время для преобразования аналоговых сигналов в цифровую форму. Это связано с тем, что с помощью этого метода достигается одновременно хорошая разрешающая способность и высокая скорость преобразования.

Высокая разрешающая способность обеспечивается благодаря снижению суммарной погрешности из-за использования общей отрицательной обратной связи, в цепи которой включается цифроаналоговый преобразователь ЦАП (рис. 3.1). В результате общая статическая погрешность преобразователя определяется практиче-

ски только погрешностью ЦАП (δЦАП ) и приведенной ко входу погрешностью смещения нуля компаратора (Uсм.0K ) :

Высокое быстродействие достигается благодаря использованию при формировании компенсирующего напряжения Uк на выходе

ЦАП неравных ступеней, что позволяет получать большую информацию при каждом акте сравнения, а следовательно, значительно уменьшить число тактов уравновешивания. Веса ступеней напряжения Uк выбираются пропорциональными разрядам выходного

кода АЦП, представляемого обычно в двоичной системе счисления, поэтому метод и получил название поразрядного уравновеши-

вания.

Цикл преобразования начинается со сравнения самого старшего разряда (СР) ЦАП, вес которого составляет 1/2 полной шкалы преобразователя (т.е. 1CP =(1/2)Uх.макс ), с входным сигналом

(рис. 3.2). Если Uх >1CP , то выходной сигнал компаратора не изменяется и в старшем разряде сохраняется единица. В противном

48

случае "1" в старшем разряде ЦАП заменяется на "0" и начинается следующий такт преобразования, в котором "1" устанавливается в следующем разряде ЦАП. Процесс последовательного приближения продолжается до тех тор, пока не будут определены значащие цифры всех разрядов. Всего будет выполнено n тактов (где n – число двоичных разрядов АЦП), в результате чего в идеальном случае произойдет уравновешивание входного напряжения с точностью до шага квантования, равного единице младшего разряда (МР), т.е.

Xк =1MP =Uх.макс2n .

АЦП поразрядного уравновешивания работает с постоянным временем преобразования на разряд t0 и постоянным временем

всего цикла преобразования tпр = nt0 , независящим от величины аналогового входного сигнала.

Алгоритм работы АЦП задается с помощью устройства управления и логики последовательного приближения, включающих в себя сдвиговые регистры, на которые подаются тактовые сигналы с частотой f0 =1t0 и буферные каскады. Обычно в каждой схеме

АЦП предусматриваются два режима работы: периодический, при котором одно преобразование идет непосредственно за другим через интервал tпр и асинхронный, под управлением внешних запус-

кающих сигналов.

49

Основные характеристики и параметры ЦАП

Цифроаналоговый преобразователь (ЦАП) – это устройство,

предназначенное для преобразования сообщения из цифровой формы представления в аналоговую. Входным сигналом ЦАП является цифровое слово D представляемое обычно в двоичной системе счисления, а в качестве выходного сигнала А служит аналоговый сигнал – напряжение или ток, формируемый с помощью эталонной меры P. Значение выходного сигнала однозначно соответствует входному слову, т.е.

где a1, a2 , ..., an – разряды входного цифрового слова, принимаю-

щие значение "0" или "1" в зависимости от входного слова. Основной принцип построения ЦАП заключается в моделировании выражения (3.1) путем умножения веса двоичного разряда, получаемого из эталонного источника Р с помощью дискретного делителя, на значение двоичной цифры ai , реализуемой с помощью ключа,

управляемого входным кодом, и последующего суммирования полученных членов. Поэтому практическая схема ЦАП содержит четыре основных узла: эталонный источник, дискретный делитель напряжения или тока, набор двухпозиционных аналоговых ключей, выходной сумматор напряжения или тока на операционном усилителе.

Схемы современных интегральных ЦАП различаются принципом построения дискретного двоичного делителя и бывают двух

основных типов: с делителем на взвешенных сопротивлениях R 2n и с цепным делителем на основе матрицы R −2R. Подробно схемотехника интегральных ЦАП рассмотрена в учебном пособии [1] и монографиях [2, 3]. В данной лабораторной работе используется интегральная схема К572ПВ1, в которой ЦАП построен по схеме инвертированного включения матрицы R −2R (рис. 3.3). Такое включение матрицы позволяет получить двоично-взвешенные токи

(I1 = 2I2 = 4I3 =... = 2n−1 In ) и использовать токовые переключатели

для повышения быстродействия. Для суммирования отдельных разрядных токов и для формирования аналогового выходного напряжения обычно используется ОУ с глубокой параллельной отри-

50