1. Обзор регистров

   Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
   +0x00	CTRL	-	-	PGM	CWCM	DTICDAEN	DTICCCEN	DTICCBEN	DTICCAEN
   +0x01	(резерв)	-	-	-	-	-	-	-	-
   +0x02	FDEMASK	FDEMASK[7:0]
   +0x03	FDCTRL	-	-	-	FDDBD	-	FDMODE	FDACT[1:0]
   +0x04	STATUS	-	-	-	-	-	FDF	DTBHSV	DTBLSV
   +0x05	(резерв)	-	-	-	-	-	-	-	-
   +0x06	DTBOTH	DTBOTH[7:0]
   +0x07	DTBOTHBUF	DTBOTHBUF[7:0]
   +0x08	DTLS	DTLS[7:0]
   +0x09	DTHS	DTHS[7:0]
   +0x0A	DTLSBUF	DTLSBUF[7:0]
   +0x0B	DTHSBUF	DTHSBUF[7:0]
   +0x0C	OUTOVEN	OUTOVEN[7:0]

1. Блок расширения разрешающей способности

   1. Отличительные особенности:

• Увеличивает разрешающую способность в 4 раза (на 2 бита)

• Поддержка режима генерации частотного сигнала, а также режимов PWM с одно- и двунаправленным счетом

• Поддержка совместной работы с блоком AWeX:

• генерация паузы неперекрытия

• образцовая генерация

2. Обзор

Блок Hi-Res может использоваться для увеличения в 4 раза (на 2 бита) разрешающей способности генерируемых таймером-счетчиком импульсов. Он может использоваться для генерации частотных и ШИМ-сигналов, а также в комбинации с блоком AWeX.

Блок Hi-Res синхронизируется сигналом синхронизации CLKPER4. Для использования блока Hi-Res предделители системной синхронизации необходимо настроить таким образом, чтобы частота CLKPER4 была в четыре раза выше сигнала синхронизации УВВ и ЦПУ (см. раздел 7.5 "Настройка системной синхронизации и предделителей частоты").

Рисунок 16.1. Работа таймера-счетчика совместно с блоком Hi-Res

Блок Hi-Res предназначен для 4-кратного повышения быстродействия таймера-счетчика по отношению к его нормальному быстродействию. После разрешения работы блока Hi-Res, счетчик будет игнорировать свои два младших бита и работать с приращением 4 за каждый цикл синхронизации УВВ. Условия переполнения/антипереполнения, а также совпадения таймера-счетчика контролируются для его 14 старших бит. За счет и сравнение двух младших бит отвечает блок Hi-Res, который работает с 4-х кратно повышенным быстродействием.

Для гарантирования корректности работы, два младших бита регистра периода должны быть равными нулю. Поскольку таймер-счетчик синхронизируется сигналом синхронизации УВВ, при чтении регистра счетчика из его двух младших бит всегда считываются нули.

Блок Hi-Res оснащен логикой, которая предотвращает появление на выходе импульсов, длительность которых меньше одного цикла синхронизации УВВ.

1. Описание регистров

   1. Ctrla - регистр управления а блока Hi-Res

Бит	7	6	5	4	3	2	1	0
+0x00	- - - - - - HREN[1:0]								CTRLA
Чтение/запись	Чт.	Чт.	Чт.	Чт.	Чт.	Чт.	Чт/Зап	Чт/Зап
Нач значение	0	0	0	0	0	0	0	0

• Биты 7:2 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

• Биты 1:0 - HREN[1:0]: разрешение работы блока Hi-Res

Разрешает режим Hi-Res для таймера-счетчика в соответствии с таблицей 16.1.

Установка одного бита или двух бит HREN активизирует генерацию импульсов с высокой разрешающей способностью на всех линиях порта ввода-вывода общего назначения. Это означает, что, если для генерации ШИМ или частотного сигнала на линиях одного и того же порта используются оба таймера-счетчика, необходимо разрешить работу блока Hi-Res.

Таблица 16.1. Разрешение работы блока Hi-Res

HREN[1:0]	Разрешение работы блока Hi-Res
00	Нет
01	Таймер-счетчик 0
10	Таймер-счетчик 1
11	Оба таймера-счетчика