1. Clkevout - регистр вывода сигналов событий и синхронизации

Бит	7	6	5	4	3	2	1	0
+0x04	- - EVOUT[1:0] - - CLKOUT[1:0]								CLKEVOUT
Чтение/запись	Чт.	Чт.	Чт/Зап	Чт/Зап	Чт.	Чт.	Чт/Зап	Чт/Зап
Нач значение	0	0	0	0	0	0	0	0

194. Биты 7:6 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

195. Биты 5:4 - EVOUT[1:0] - вывод события в порт

С помощью данных бит можно задать, в какой порт нужно выводить канал событий 0 системы событий. У выбранного порта для этих целей всегда используется линия 7 и, поэтому, настройка бит CLKOUT должна отличаться от EVOUT. Чтобы сигнал события появился на линии в/в её необходимо настроить, как выход.

Возможные настройки бит EVOUT представлены в таблице 13.7.

Таблица 13.7. Настройка вывода в порт канала события 0

EVOUT[1:0]	Групповая конфигурация	Описание
00	OFF	Вывод события отключен
01	PC7	Канал события 0 выводится на линию 7 порта C
10	PD7	Канал события 0 выводится на линию 7 порта D
11	PE7	Канал события 0 выводится на линию 7 порта E

196. Биты 3:2 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

197. Биты 1:0 - CLKOUT[1:0] - вывод синхронизации в порт

От данных бит зависит, в какой порт будет выводится сигнал синхронизации УВВ. Для этих целей всегда используется линия 7 выбранного порта. Настройки вывода синхронизации перекрывают настройки вывода событий, поэтому, если эти настройки будут одинаковыми, то фактически на линии порта будет выводится сигнал синхронизации УВВ. Для появления сигнала синхронизации на выбранной линии, её необходимо настроить, как выход.

Возможные настройки бит CLKOUT представлены в таблице 13.8.

Таблица 13.8. Настройка вывода синхронизации в порт

CLKOUT[1:0]	Групповая конфигурация	Описание
00	OFF	Вывод синхронизации отключен
01	PC7	Синхронизация выводится на линию 7 порта C
10	PD7	Синхронизация выводится на линию 7 порта D
11	PE7	11 PE7 Синхронизация выводится на линию 7 порта E

1. Описание регистров виртуальных портов

   1. DIR - регистр направления

Бит	7	6	5	4	3	2	1	0
+0x00	DIR[7:0]								DIR
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение	0	0	0	0	0	0	0	0

198. Биты 7:0 - DIR[7:0]: регистр направления

Биты данного регистра позволяют задать направление каждой линии порта, выбранного регистром VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру DIR физического порта.

1. OUT - регистр вывода данных

Бит	7	6	5	4	3	2	1	0
+0x01	OUT[7:0]								OUT
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение	0	0	0	0	0	0	0	0

199. Биты 7:0 - OUT[7:0]: выводимое в порт значение

С помощью данного регистра можно изменить состояние каждой линии порта, выбранного регистром VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру OUT физического порта.

1. IN - регистр ввода данных

Бит	7	6	5	4	3	2	1	0
+0x02	IN[7:0]								IN
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение	0	0	0	0	0	0	0	0

200. Биты 7:0 - IN[7:0]: введенное из порта значение

С помощью данного регистра можно опросить состояние линий в/в, но при условии, что разрешена работа входного цифрового буфера. Опрос выполняется того порта, который задан регистрами VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру IN физического порта.