25.16 Описание регистра канала ацп 248

25.16.1 CTRL - регистр управления канала АЦП 248

25.16.2 MUXCTRL - регистры управления мультиплексором канала АЦП 249

25.16.3 INTCTRL - регистры управления прерыванием канала АЦП 250

25.16.4 INTFLAG - регистр флагов прерываний канала АЦП 251

25.16.5 RESH - старший регистр результата канала АЦП n 251

25.16.6 RESL - младший регистр результата канала АЦП n 252

25.17 Обзор регистров АЦП 252

25.18 Обзор регистров канала АЦП 253

25.19 Обзор векторов прерываний 253

26 Цифро-аналоговый преобразователь DAC 254

26.1 Отличительные особенности 254

26.2 Обзор 254

26.3 Запуск преобразования 254

26.4 Выходные каналы 255

26.5 Синхронизация модуля DAC 255

26.6 Ограничения к временным характеристикам 255

26.7 Экономичный режим работы 255

26.8 Калибровка 255

26.9 Описание регистров 255

26.9.1 CTRLA - регистр А управления модулем DAC 255

26.9.2 CTRLB - регистр В управления модулем DAC 256

26.9.3 CTRLC - регистр С управления ЦАП 256

26.9.4 EVCTRL - регистр управления событиями 257

26.9.5 TIMCTRL - регистр задания временных характеристик ЦАП 257

26.9.6 STATUS - регистр статуса ЦАП 259

26.9.7 CH0DATAH - старший регистр данных канала ЦАП 0 259

26.9.8 CH0DATAL - младший регистр данных канала ЦАП 0 260

26.9.9 CH1DATAH - старший регистр данных канала ЦАП 1 260

26.9.10 CH1DATAL - младший регистр данных канала ЦАП 1 261

26.9.11 GAINCAL - регистр калибровки коэффициента передачи ЦАП 261

26.9.12 OFFSETCAL - регистр калибровки смещения ЦАП 262

27 Аналоговый компаратор ac 263

27.1 Отличительные особенности 263

27.2 Обзор 263

27.3 Входные каналы 263

27.3.1 Внешние входы 263

27.3.2 Внутренние входы 263

27.4 Запуск сравнения сигналов 264

27.5 Генерация прерываний и событий 264

27.6 Оконный режим 264

27.7 Входной гистерезис 264

27.8 Зависимость энергопотребления от задержки распространения 264

27.9 Описание регистров 265

27.9.1 ACnCTRL - регистр управления аналоговым компаратором n 265

27.9.2 ACnMUXCTRL - регистр управления мультиплексором аналогового компаратора n 265

27.9.3 CTRLA - регистр управления А 266

27.9.4 CTRLB - регистр управления В 266

27.9.5 WINCTRL - регистр управления оконным режимом аналоговых компараторов 267

27.9.6 STATUS - общий регистр статуса аналоговых компараторов 267

27.10 Обзор регистров 268

27.11 Обзор векторов прерываний 269

28 IEEE 1149.1-совместимый интерфейс JTAG 270

28.1 Отличительные особенности 270

28.2 Обзор 270

28.3 TAP-порт 271

28.4 JTAG-инструкции 272

28.4.1 EXTEST; 0x1 272

28.4.2 IDCODE; 0x3 273

28.4.3 SAMPLE/PRELOAD; 0x2 273

28.4.4 BYPASS; 0xf 273

28.4.5 CLAMP; 0x4 273

28.4.6 HIGHZ; 0x5 274

28.4.7 PDICOM; 0x7 274

28.5 Регистры данных 274

28.5.1 Обходной регистр 274

28.5.2 Регистр идентификации МК 275

28.5.3 Цепь граничного сканирования 275

28.5.4 Регистр данных PDICOM 275

28.6 Цепь граничного сканирования 275

28.6.1 Сканирование линий ввода-вывода 275

28.6.2 Сканирование линий PDI 276

29 Интерфейс программирования и отладки PDI 277

29.1 Отличительные особенности 277

29.2 Обзор 277

29.3 Трансивер PDI 278

29.3.1 Разрешение работы 278

29.3.2 Отключение 279

29.3.3 Формат посылки и символы 279

29.3.4 Последовательные передача и прием 280

29.3.5 Последовательная передача данных 280

29.3.6 Последовательный прием 281

29.3.7 Изменение направления 282

29.4 Трансивер JTAG 282

29.4.1 Разрешение работы 282

29.4.2 Отключение 282

29.4.3 Набор инструкций JTAG 282

29.4.4 Формат посылки и символов 283

29.4.5 Последовательные передача и прием 283

29.4.6 Последовательная передача 284

29.4.7 Последовательный прием 284

29.5 Контроллер PDI 285

29.5.1 Переключение между режимами PDI и JTAG 285

29.5.2 Доступ к внутренним интерфейсам 285

29.5.3 Ключ программирования энергонезависимой памяти 285

29.5.4 Обработка исключительных ситуаций 285

29.5.5 Управление сбросом 286

29.5.6 Набор инструкций 286

29.5.7 Обзор набора инструкций 288

29.6 Описание регистров инструкции и адресации интерфейса PDI 288

29.6.1 Регистр инструкции 288

29.6.2 Регистр указателя 288

29.6.3 Регистр счетчика повторов 289

29.6.4 Регистр счетчика операндов 289

29.7 Описание регистров управления и статуса интерфейса PDI 289

29.7.1 STATUS - регистр статуса интерфейса PDI 289

29.7.2 RESET - регистр сброса 289

29.7.3 CTRL - регистр управления интерфейсом PDI 290

29.8 Обзор регистров 290

30 Программирование запоминающих устройств 291

30.1 Отличительные особенности 291

30.2 Обзор 291

30.3 NVM-контроллер 292

30.4 NVM-команды 292

30.4.1 Команды с запуском по действию 292

30.4.2 Команды с запуском по чтению NVM 292

30.4.3 Команды с запуском по записи NVM 292

30.4.4 Механизм CCP для защиты записи/исполнения 292

30.5 Особенности работы NVM-контроллера в занятом состоянии 292

30.6 Страничные буферы Flash-памяти и EEPROM 293

30.6.1 Страничный буфер Flash-памяти 293

30.6.2 Страничный буфер EEPROM 293

30.7 Последовательности программирования Flash-памяти и EEPROM 294

30.7.1 Последовательность программирования Flash-памяти 294

30.7.2 Последовательность программирования EEPROM 294

30.8 Защита энергонезависимой памяти 295

30.9 Предотвращение нарушения данных 295

30.9.1 Сбои во время записи 295

30.9.2 Сбои во время чтения 295

30.10 Проверка CRC 295

30.11 Самопрограммирование под управлением программы загрузчика 295

30.11.1 Программирование Flash-памяти 295

30.11.2 NVM-команды Flash-памяти 297

30.11.3 NVM-команды доступа к Fuse- и Lock-битам 302

30.11.4 Программирование EEPROM 303

30.11.5 NVM-команды EEPROM 304

30.12 Внешнее программирование 306

30.12.1 Разрешение работы интерфейса внешнего программирования 307

30.12.2 Программирование NVM 307

30.12.3 NVM-команды 308

30.13 Описание регистров 311

30.14 Обзор регистров 311

31 Карта памяти модулей ввода-вывода 312

32 Краткое описание набора инструкций 314

33 Приложение А. Временные диаграммы модуля EBI 318

33.1 3-портовое подключение SRAM с ALE1 и CS 318

33.2 3-портовое подключение SRAM с ALE12 и CS 318

33.3 4-портовое подключение SRAM с ALE2 и CS 319

33.4 4-портовое подключение SRAM с CS и без ALE 319

33.5 2-портовое подключение LPC памяти с ALE12 и CS 319

33.6 3-портовое подключение LPC памяти с ALE1 и CS 320

33.7 2-портвоое подключение LPC памяти с ALE1 и CS 320

33.8 3-портовое подключение SRAM с ALE1 и без CS 320

33.9 4-портвоое подключение SRAM без ALE и CS 321

33.10 2-портовое подключение LPC памяти с ALE12 и без CS 321