6. Последовательный прием

После обнаружения старт-бита, приемник переходит к приему 8 бит данных с помощью сдвигового регистра. Если принятый бит паритета не равен паритету принятых бит данных, возникает ошибка паритета. Если один или оба стоп-бита равны нулю, возникает ошибка посылки. Если бит паритета имеет корректное значение и ошибка посылки не обнаружена, принятые биты данных становятся доступными для считывания PDI-контроллером в параллельном формате.

1. Обнаружение символа break

Когда PDI находится в режиме передачи, переданный программатором символ BREAK будет интерпретирован не как символ BREAK, а как коллизия передачи данных. Если же PDI работает в режиме приема, символ BREAK будет распознаваться по назначению. При передаче двух подряд символов BREAK (должны быть отделены одним или большим числом единичных бит), последний символ BREAK будет всегда распознаваться по назначению, независимо от того, в режиме чтения или передачи изначально находился PDI.

7. Изменение направления

Для обеспечения корректности временной диаграммы полудуплексной передачи, предусмотрен простой механизм защитного интервала (Guard Time), который вступает в действие при каждом изменении направления передачи интерфейса PDI. Когда PDI переключается из режима приема в режим передачи, перед передачей старт-бита вставляются дополнительные биты IDLE, количество которых задается пользователем. Минимальная задержка перехода из режима RX в режим TX равна двум циклам IDLE. Увеличить длительность такой задержки можно записью соответствующего значения в биты GUARDTIME регистра управления контроллера PDI. Значение по умолчанию бит GUARDTIME приводит к максимальному увеличению задержки на 128 бит.

Рисунок 29.9. Изменение направления PDI путем вставки бит IDLE

Программатор теряет управление над линией PDI_DATA в точке, где целевой PDI переходит из режима RX в режим TX. Введение защитного интервала позволяет сделать менее критичной данную фазу передачи. Если программатор переходит из режима RX в режим TX, то перед передачей старт-бита должен быть вставлен минимум один бит IDLE.

4. Трансивер jtag

Трансивер JTAG отвечает за последовательную передачу по четырем линиям ввода-вывода (TMS, TCK, TDI и TDO). Он поддерживает обнаружение условия BREAK, обнаружение ошибок паритета и генерацию паритета. Более детально об этом см. в разделе 28 "IEEE 1149.1-совместимый интерфейс граничного сканирования JTAG".

1. Разрешение работы

Для разрешения работы интерфейса JTAG необходимо запрограммировать Fuse-бит JTAGEN и сбросить бит JTAG Disable в регистре управления МК. По умолчанию, fuse-бит JTAGEN запрограммирован и работа интерфейса JTAG разрешена. Когда в JTAG регистр инструкции вводится инструкция PDICOM, в качестве регистра данных, включенного между выводами TDI и TDO, выбирается коммуникационный регистр PDI. В этом режиме, интерфейс JTAG может использоваться для доступа к возможностям программирования и отладки интерфейса PDI.

2. Отключение

Отключить интерфейс JTAG можно либо переводом fuse-бита JTAGEN в незапрограммированное состояние, либо путем программной установки бита JTAG Disable в регистре управления микроконтроллером.