1. Comp2 - регистр сравнения 2

   Бит	7	6	5	4	3	2	1	0
   +0x0E	COMP[23:16]								COMP2
   Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
   Нач значение	0	0	0	0	0	0	0	0

2. Comp1 - регистр сравнения 1

   Бит	7	6	5	4	3	2	1	0
   +0x0D	COMP[15:8]								COMP1
   Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
   Нач значение	0	0	0	0	0	0	0	0

3. Comp0 - регистр сравнения 0

   Бит	7	6	5	4	3	2	1	0
   +0x0C	COMP[7:0]								COMP0
   Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
   Нач значение	0	0	0	0	0	0	0	0

1. Обзор регистров

   Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
   +0x00	CTRL	-	-	-	-	-	-	-	ENABLE
   +0x01	SYNCCTRL	-	-	-	SYNCCNT	-	-	-	SYNCBUSY
   +0x02	INTCTRL					COMPINTLVL[1:0]		OVFINTLVL[1:0]
   +0x03	INTFLAGS	-	-	-	-	-	-	COMPIF	OVFIF
   +0x04	CNT0	CNT[7:0]
   +0x05	CNT1	CNT[15:8]
   +0x06	CNT2	CNT[23:16]
   +0x07	CNT3	CNT[31:24]
   +0x08	PER0	PER[7:0]
   +0x09	PER1	PER[15:8]
   +0x0A	PER2	PER[23:16]
   +0x0B	PER3	PER[31:24]
   +0x0C	COMP0	COMP[7:0]
   +0x0D	COMP1	COMP[15:8]
   +0x0E	COMP2	COMP[23:16]
   +0x0F	COMP3	COMP[31:24]

2. Обзор векторов прерываний

Таблица 18.1. Векторы прерываний RTC32 и значения смещений их адресов

Смещение	Источник	Описание прерывания
0x00	OVF_vect	Вектор прерывания по переполнению счетчика реального времени
0x02	PER_vect	Вектор прерывания по совпадению в счетчике реального времени

19. Двухпроводной интерфейс twi

    1. Отличительные особенности

• Состоит из двух полностью независимых ведущего и подчиненного модулей

• Может работать в роли ведущего (мастера) или подчиненного узла шины, а также с мультимастерными шинами

• Совместимость с интерфейсом I2C (Phillips)

• Совместимость с SMBus

• Поддержка частот синхронизации 100 кГц и 400 кГц при низкочастотной системной синхронизации

• Выходные драйверы с ограниченной скоростью фронтов импульсов

• Входной фильтр обеспечивает подавления шума

• Аппаратное распознавание 7-битного адреса, а также команды общего вызова

• Регистр маски адреса для маскирования адреса или для обнаружения совпадения двух адресов

• Поддержка 10-битной адресации

• Опциональное программное распознавание адреса обеспечивает неограниченное количество подчиненных адресов

• Подчиненный узел может работать в экономичных режимах МК, в т.ч. POWER DOWN

• Арбитраж между передачами условия START (или REPEATED START) и бит данных (SMBus)

• Поддержка протокола разрешения адресов (ARP) в ходе арбитража подчиненных устройств (SMBus)

2. Обзор

Двухпроводной интерфейс (TWI) - двунаправленная двухпроводная последовательная шина передачи данных, совместимая со стандартными шинами I²C и SMBus.

Устройство, подключенное к шине, должно быть либо ведущим, либо подчиненным. Ведущее устройство инициирует передачу данных путем передачи адреса подчиненного устройства и типа передачи: чтение или запись. Если к шине подключено несколько ведущих устройств и некоторая их часть одновременно инициировала передачу, применяется механизм арбитража, который учитывает приоритет этих устройств.

Модуль TWI микроконтроллеров XMEGA может работать и в роли ведущего, и в роли подчиненного устройства. Ведущая и подчиненная работа полностью отделены друг от друга и предусматривают отдельное управление включением/отключением. Для этих функций также предусмотрены отдельные регистры управления и статуса, а также векторы прерываний. Потеря арбитража, ошибки, коллизии и удержание линии синхронизации обнаруживаются на аппаратном уровне и индицируются отдельными флагами статуса для ведущего и подчиненного режимов.

Ведущий модуль содержит программируемый генератор скорости связи. Даже при синхронизации системы низкими частотами, поддерживается возможность работы шины на частоте 100 и 400 кГц. При необходимости автоматического выполнения операций и снижения сложности программы могут быть разрешены команды QUICK и режим SMART.

В подчиненном модуле на аппаратном уровне реализована возможность распознавания 7-битного адреса и адреса общего вызова. Также поддерживается 10-битная адресация. Предусмотренный регистр маски адреса может выступать в роли второго регистра сравнения, если требуется обнаружение двух подчиненных адресов, или регистра маски, если требуется обнаружение адресов, принадлежащих заданному диапазону.

Логика подчиненного модуля продолжает работать во всех экономичных режимах работы МК, в т.ч. POWER DOWN. Благодаря этому, подчиненный модуль способен возобновить активную работу МК при обнаружении совпадения адреса. При необходимости программного слежения за адресами, аппаратную функцию обнаружения совпадения адреса можно отключить. Потребность в этом может возникнуть, когда необходимо обнаруживать несколько различных адресов и реагировать на них. При необходимости автоматического выполнения действий и снижения сложности программы можно задействовать режим SMART.

Модуль TWI содержит логику контроля состояния шины, которая накапливает информацию для обнаружения условий START и STOP, коллизий и ошибок шины. С её помощью можно определить состояние шины в ведущем режиме (IDLE, OWNER, BUSY или UNKNOWN). Логика контроля состояния шины продолжает работать даже в экономичных режимах МК, в т.ч. POWER DOWN.

При необходимости подключения к внешнему драйверу шины по 4-проводному интерфейсу, внутренние драйверы модуля TWI можно отключить.