ШПОРЫ_1 / 20. Токовый переключатель ЭСЛ

20. Токовый переключатель ЭСЛ.

Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки R_К, а в цепь эмиттеров обоих транзисторов — общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал U_вх, а на вход другого — опорное напряжение U_оп. Схема симметрична, поэтому в исходном состоянии (U_вх=U_оп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток I_О.

Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока; 

б) упрощенная принципиальная схема

При увеличении U_вх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении R_э, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (U_вх=U¹), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I₀ выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.

При уменьшении U_вх до уровня лог. «0» (U_вх=U⁰), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.

В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.

При подаче на все входы или на один из них, например, первый, сигнала U_ВХ1=U¹, транзистор VT1 открывается и через него протекает ток I₀, а транзистор VT3 закрывается. 

U_ВЫХ1 = U¹ – U_БЭ.нас = U⁰

U_ВЫХ2 = U_ПИТ – U_БЭ.нас = U¹

Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму — операцию ИЛИ. Нетрудно видеть, что пороговое напряжение U_ПОР=U_ОП, логический перепад ΔU=U¹-U⁰=U_БЭ.нас и помехоустойчивость схемы U⁺_ПОМ=U^-_ПОМ=0,5U_БЭ.нас.

Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I⁰_ВХ≈0, ток I¹_ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.

Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении R_э и только малая её доля попадала на входы схемы.

При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ).

Высокое быстродействие ЭСЛ обусловлено следующими основными факторами: 

1 Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах.

2 Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов.

3 Малый логический перепад сокращает до минимума время перезарядки паразитных емкостей элемента.

Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ.

Для ЭСЛ характерны следующие средние параметры: U_пит=–5В; U¹=–(0,7–0,9)В; U⁰=–(1,5–2)В; tЗ_Д.ср=3–7 нс; P_пот=10–20 мВт