Архитектура / Вопросы 2 семестр
.docxВопросы к экзамену
-
Классификация архитектур вычислительных систем.
-
Микропроцессор и микропроцессорная система (МПС). Основные определения. МикроЭВМ. Структура микроЭВМ. Однокристальная микроЭВМ.
-
Программируемый микроконтроллер. Микропроцессорный комплект (семейство) БИС. Микропроцессорные средства. Характеристики и классификация микропроцессоров.
-
Универсальные микропроцессоры. Микроконтроллеры. Специализированные микропроцессоры. Эволюция микропроцессоров.
-
Основные типы архитектур микропроцессорных систем. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода-вывода.
-
Магистраль микропроцессорной системы. Стандартная структура шины. Шина данных. Шина адреса. Шина управления. Трехшинная магистраль с раздельными шинами передачи адреса и данных.
-
Совмещение шины адреса и шины данных. Шина адреса/данных. Двухшинная магистраль с совмещенными шинами передачи адреса и данных.
-
Циклы обращения к магистрали (циклы шины). Цикл чтения из памяти (ввода из порта). Цикл записи в память (вывода в порт). Временные диаграммы работы шины.
-
Структурная организация микропроцессорной системы. Архитектура системы ввода‑вывода. Способы организации передачи данных.
-
Понятие прерывания процессора. Организация подсистемы прерываний в МПС.
-
Прямой доступ к памяти. Организация прямого доступа к памяти. Контроллер ПДП.
-
Память микропроцессорной системы. Функции памяти. Архитектура и иерархия памяти. Организация кэш-памяти.
-
Классификация процессоров CISC и RISC.
-
Конвейерная организация обработки данных. Простейшая организация конвейера и оценка его производительности.
-
Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов.
-
Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению.
-
Аппаратное прогнозирование направления переходов и снижение потерь на организацию переходов. Буфер прогнозирования переходов.
-
Организация микроконтроллеров.