16. Шинная архитектура ПЭВМ.

Шина (магистраль) – совокупность проводников (физических линий) данных, адреса и линий передачи сигналов управления, синхронизации и электропитания, а также протоколов обмена данными между устройствами, подключенными к шине.

Состав шины – количество линий данных определяет разрядность данных, количество линий адреса определяет адресуемое пространство памяти, количество линий сигналов управления и оповещения, частота шины, определяющая ее пропускную способность.

Схема формирования шинного интерфейса для внешних устройств.

Любое внешнее устройство, предназначенное для установки в разъёмы расширений шины должно содержать, как минимум, 2 регистра: регистр данных (буфер данных) и регистр признаков (сигналов запроса-готовности), который связан с линией передачи сигналов.

Внешние устройства работают обычно существенно медленнее центрального процессора, т.е. асинхронно по отношению к нему, поэтому имеют в своем составе собственный генератор синхронизации.

Готовность к приёму/передачи данных должна подтверждаться соответствующими сигналами готовности. ЦП или вспомогательные схемы контроллера шины производят циклический опрос регистров состояния внешних устройств и, при приеме сигнала готовности, обеспечивают подключение к шине через дешифратор номера этого устройства.

Пояснения к шинной архитектуре ПЭВМ

Контроллер шины является устройством, связывающим центральный процессор с периферийными устройствами по сигналу запроса и сигналу готовности внешнего устройства к обмену данными с центральным процессором. При этом управление шиной передается этому внешнему устройству через дешифратор номера и это устройство становится задатчиком шины.

Задатчиками (хозяевами) шины могут выступать центральный процессор (обычная ситуация), контроллер ПДП, контроллер регенерации и некоторые платы системы расширения.

В каждом цикле обмена задатчиком всегда является только одно устройство. Контроллер ПДП захватывает магистраль (запрещает работу центрального процессора с шиной данных) на время прямой передачи информации между устройством ввода/вывода и памятью (по запросу устройства ввода/вывода).

Контроллер регенерации периодически становится задатчиком магистрали для проведения циклов регенерации системной динамической памяти через заданные интервалы времени.

Для 32-разрядных компьютеров (386DX, 486, Pentium и т.д.) обмен процессора с памятью (а иногда и с другими устройствами) осуществляется

Протокол передачи данных по заданному адресу памяти по шине ISA

Буферизация и изменение формата данных. Назначение буферного регистра:

1.Временное хранение данных для согласования скоростей устройств.

2.Подключение устройства к шине.

3.Изменение формата данных.

Схема мостового контроллера.

Схема наследуемой шинной архитектурой

Внешний вид системной платы с наследуемой шинной архитектурой

Схема шинной архитектуры на базе чипсета Intel 815

Внешний вид системной платы с шинной архитектуры Intel 815