9.6.1. Организация управления в многопроцессорной системе |
||||||
|
|
|
КР1810ВБ89 |
ОЗУ |
ПЗУ |
ВУ |
КМ 1816ВМ... |
ШУ |
|
|
|
СШУ |
|
КР1810ВГ88 |
|
|
|
|||
|
|
|
|
|
|
|
|
|
ША[19:16] |
|
|
|
|
MN/ |
|
ША/Д[15:0] |
КР580ИР82/ |
|
|
США[19: |
MX |
|
83 |
|
|
||
|
|
|
0] |
|||
|
|
|
|
|
|
|
CLR |
R |
|
КР580ВА86 |
|
|
|
КМ1810ГФ24 |
|
|
|
СШД |
||
|
|
|
|
|||
|
|
|
|
[15:0] |
||
|
|
|
|
|
|
|
Рис . 9.10. Структура многопроцессорной системы на базе 1810 в режиме |
||||||
|
|
|
максимального включения |
|
|
|
На рис. 9.10 изображена типовая структура МПС, состоящая из следующих микросхем (интерфейсных плат):
КР1810ВБ89 – арбитр системных шин, который в т.ч. содержит значения приоритетов микропроцессоров, входящих в состав МПС. В зависимости от запросов и приоритетов предоставляются системные шины тому или иному МП.
КР1810ВГ88 – системный контроллер, который в зависимости от типа машинного цикла формирует ряд управляющих сигналов, поступающие на системную шину управления.
КР580ИР82/83 – буферные регистры, которые хранят коды системной шины адреса (США) и усиливают нагрузочную способность шины.
КР580ВА86 – буферная двунаправленная схема, которая формирует системную шину данных (СШД) и усиливает нагрузочную способность шины.
Управление в многопроцессорной системе является двухуровневым. В табл. 9.4 представлены типы машинных циклов.
57