Предполагается, что все устройства установлены в жесткой последовательности.
В табл. 7.1 представлены варианты задания приоритетов.
|
|
|
Таблица 7.1 |
||
|
|
|
|
|
|
Старший приоритет |
№ |
I вар |
II вар |
III вар |
|
IRQ 0 |
0 |
1 |
7 |
|
|
|
IRQ 1 |
1 |
2 |
0 |
|
|
IRQ 2 |
2 |
3 |
1 |
|
|
… |
. |
. |
. |
|
Младший приоритет |
… |
. |
. |
. |
|
|
|
|
|
|
|
IRQ 7 |
7 |
0 |
6 |
|
|
Задается код маски (0 – вход не обслуживается, 1 – вход обслуживается).
На РОЗПР принимаются те запросы, которые пропускаются маской (из числа поступивших запросов).
В режиме обслуживания схема управления формирует в систему сигнал INT, если в РОЗПР поступил хотя бы 1 запрос. Затем ожидает прихода INTA. После его поступления схема управления передает RST на СШД. На основе этого формируется начальный адрес программы обработки прерывания и далее программа выполняется.
8. ФУНКЦИОНИРОВАНИЕ МП – СИСТЕМЫ В РЕЖИМЕ ПДП (ПРЯМОГО ДОСТУПА К ПАМЯТИ)
Режим ПДП отличается тем, что обмен данными между операционной памятью (ОЗУ) и внешним устройством (ВУ) осуществляется без участия процессора, но с его разрешения.
8.1.Основные принципы организации режима ПДП
1.В конце последнего машинного цикла выполнения текущей команды выполняется проверка на наличие запросов (HLD -
43
запрос на прямой доступ) на работу в режиме ПДП. Если запросы есть, то устанавливается в 1 внутренний триггер прямого доступа. (ТГ HLD:=1) Это означает, что следующий машинный цикл будет циклом ПДП.
2.Процессор анализирует готовность внешнего устройства к обмену (RDY:=1) и выдает сигнал HLDA:=1, т.е. разрешение на работу в режиме ПДП.
3.После генерации этого сигнала переводятся в третье состояние (z=∞) США,СШД и сигналы RD,WR,RDIO,WRIO – шины, по которым выдаются сигналы чтения/записи. В дальнейшем захват этих шин предоставляется контроллеру ПДП.
4.В режиме программирования (ранее) процессор задает параметры обмена данными, а именно: начальный адрес массива в ОЗУ, количество ячеек в массиве, приоритеты внешних устройств.
5.Во время режима обмена процессор может продолжать выполнять ранее начатые вычисления, без использования ОЗУ.
6.Для реализации режима ПДП разработан специальный контроллер.
8.2.Контроллер ПДП К580ВТ57
Этот контроллер (рис.8.1) обеспечивает обмен массивами данных между ОЗУ и 4 внешними каналами. Режим обмена задается во время программирования. При этом в регистр адреса РА заносится начальный адрес массива, в регистр цикла РЦ, заносится количество ячеек в массиве. В каждом такте обмена передается 1 байт данных. Эти регистры размещены в блоке управления. Там же находится и регистр режима РГР, в который заносятся приоритеты каналов.
На буферы каналов БФК [0:3] подаются запросы на режим ПДП DRQ [0:3], с выходов этих буферов выдаются сигналы разрешения DACK [0:3].
44
Рис. 8.1. Структурная схема контроллера ПДП
На блок управления ВУ поступают и им выдаются следующие сигналы:
•CS – сигнал выборки поступает от селектора;
•США [3:0] – системная шина адреса
•→ в режиме программирования процессор с помощью этих разрядов адресует или внешние каналы или регистры блока управления;
•← в режиме ПДП контроллер выдает на США соответствующие адреса ОЗУ, которые определяют адрес очередной ясейки массива;
•WRIO (RDIO):
•→ в режиме программирования процессор выдает команду обращения к внешнему устройству для записи (чтения);
•← в режиме ПДП эти сигналы формируются контроллером и выдаются на внешние устройства;
•SR – сигнал начальной установки. Устанавливает схему в
исходное состояние, т.е. все системные шины, которые
45
подключены к контроллеру, переводятся в режим 3-го состояния (режим приема и передачи информации).
НА блок управления и режимов поступают или им выдаются следующие сигналы:
•США [7:4] – в режиме ПДП информация поступает на эти разряды от контроллеров;
•RDY – сигналы готовности контроллера ПДП к работе;
•HLD – запрос на режим ПДП;
•HLDA – разрешение процессора на режим ПДП;
•WR,RD → в режиме программирования процессор выдает команду обращения к ОЗУ для записи (чтения);
•STBA – стробирование шины адреса при обращении к ОЗУ, т.к. контроллер ПДП должен выдавать на ОЗУ 16разрядный адрес ОЗУ (т.к. США [15:0]).
Контроллер может работать в следующих режимах:
1.Исходное состояние (переводится сигналом SR)
2.Программирование
3.Ожидание
4.Обслуживание (режим ПДП)
Программирование В этом режиме процессор:
1.выбирает данную МС (микросхему)
2.заносит (записывает) в регистрах РА, РС, РГР соответствующие данные.
Ожидание В режиме ожидания находится контроллер. Время ожидания
(τожид)– интервал времени между выдачей контроллером сигнала HLD и моментом, когда от процессора поступит сигнал HLDA. В режиме ПДП время ожидания (τож) определяется необходимостью анализа сигнала RD1:=1 (сигнал готовности к обмену) и решением вопроса, какому именно каналу предоставить право обмена.
46