Микропроцессоры Токхайм / 7.4. ИНТЕРФЕЙС С РЕАЛЬНЫМИ ПОРТАМИ ВВ

7.4. ИНТЕРФЕЙС С РЕАЛЬНЫМИ ПОРТАМИ ВВ

Разработчики выпускают порты ВВ в виде ИС. Тому пример — 8-разрядный элемент ВВ Intel 8212. Интеграль­ная схема Intel 8212 может быть использована как адап­тер порта ввода или вывода.

На рис. 7.12 приведен МП, подобный типовому, имею­щий интерфейсом с семисегментным индикатором элемент

Intel 8212. Этот индикатор является периферией. На схеме МП имеет изолированный ВВ. Отметим, что в этом случае выходная линия выбора устройства полностью декодирует­ся по восьми адресным линиям младших разрядов (А0—А7). Имеется также выход управления записью(при изо-

лированном ВВ можно только использовать команды IN и OUT).

На рис. 7.12 ИС 8212 используется в порте вывода, что можно установить, заметив, что на входе управления со­стоянием MD установлен Н-уровень. Линии шины данных подсоединены к восьми входным линиям DI0—DI7 элемен­та ВВ 8212, чьи выходные линии DO0—DО7 подсоединены к входам индикатора. Элемент Intel 8212 имеет восемь за­щелок данных и выходные буферы. Два входа выбора, DS2 являются управляющими для элемента 8212, исполь­зуемого в рассматриваемом способе ВВ. Когда акти­визируется L-сигналом, a DS2—Н-сигналом, данные, по­ступающие с шины захватятся защелками данных и поя­вятся на выходных выводах DO0—DО7, активизируя сегменты индикатора.

На рис. 7.13 приведена временная диаграмма работы порта Intel 8212 в состоянии вывода. Отметим, что как только активизируются входы сигналов управления и

DS2, выходные данные захватываются в порте ВВ и распо­лагаются на выходных выводах. В состоянии вывода вы­ходные буферы постоянно разрешены, следовательно, за­хваченные данные появляются даже после того, как

линии управления и DS2 возвращаются в состояние

сброса.

Упражнения

7.25. См. рис. 7.12. Данные, поступающие на выводы DI0—DI7 порта ВВ 8212, поступают с шины ____ (адреса, данных) системы.

7.26. См. рис. 7.12. Порт ВВ 8212 используется как порт

________ (ввода, вывода) параллельных восьмибитовых

данных.

7.27. См. рис. 7.13. Входной сигналвызван ________

(дешифратором адреса, сигналом I/OW) МП.

7.28. См. рис. 7.13. Входной сигнал DS2 вызван _________

(дешифратором адреса, шиной данных).

Буферы вывода ИС Intel 8212 ______ (активизи­рованы, сброшены) постоянно, когда устройство находится в состоянии вывода. Это означает, что они ________ (отправ­ляют данные в порты, блокируют данные портов) DO0— DО7.

См. рис. 7.13. Данные захвачены портом ВВ 8212, когда одновременно активизированы вводы управления _____.

7.31. См. рис. 7.12. Система снабжена интерфейсом ______ (изолированного, действующего по способу обращения к памяти) ВВ.

Решения

7.25. Данных. 7.26. Вывода. 7.27. Сигналом I/OW. 7.28. Дешифрато­ром адреса. 7.29. Активизированы; отправляют данные в порты. 7.30. и DS2. 7.31. Изолированного.