Микропроцессоры Токхайм / 7.2 ИНТЕРФЕЙС С ОЗУ

7.2. ИНТЕРФЕЙС С ОЗУ

Устройства размещения данных, допускающие их за­пись и считывание, обычно называются ОЗУ. Оперативные запоминающие устройства делятся разработчиками на два типа: статические и динамические. Этот параграф посвя­щен статическим ОЗУ, которые более просты для выпол­нения интерфейса, чем динамические (см. § 3.7).

Рассмотрим рис. 7.5, где представлены ОЗУ и МП не­которой системы. Отметим, что ОЗУ составлено устройст­вами 4 КХ8 бит, т.е. может разместить 4096 слов емко-

стью 8 бит каждое. Еще совсем недавно ОЗУ такого типа составлялись из нескольких ИС (например, 32 ИС ОЗУ 1024X1 бит). Модуль памяти (или карта памяти) содер­жит также около десятка дополнительных ИС (порты и бу­феры), и ОЗУ, представленное как один блок, в действительности является слож­ной системой.

На рис. 7.6 приведена воображаемая память системы. Оперативное запоминаю­щее устройство емкостью 4 К произвольно помещено в третьем сегменте сверху. Как и в случае ПЗУ, дешифратор на рис. 7.5 бу­дет иметь целью активизировать линии вы­бора устройства. Он выдает L-импульс в устройство выбора модулядля активи­зации ОЗУ только в случае, когда четыре адресные линии (А12—А15) =00102. Как и в случае ПЗУ, декодирование младших 12 бит (A0—A11) осуществляется системой декоди­рования ОЗУ.

Шина данных становится двунаправлен­ной 8-разрядной для считываемых и записы­ваемых в ОЗУ данных. Двенадцать линий младших разрядов МП идут прямо на ад­ресные входы модуля ОЗУ через адресную шину. Четыре линии старших разрядов сое­динены с дешифратором адреса.

Выход записи в МП соединен по линии управления со входомОЗУ. Заметим, что вход ОЗУ являет­ся входом записи/чтения. Это означает, что когда МП не активизирует выход записи L-сигналом,выдает Н-сиг-нал в ОЗУ, который точно определяет операцию считыва­ния. Выходсчитывания МП соединен по линии управле­ния считыванием с выходом

Временная диаграмма, иллюстрирующая изменения сигналов МП и ОЗУ в ходе операции считывания, приведе­на на рис. 7.7. Адресные линии МП активизированы и со­держат требуемый адрес. Выход считыванияпереходит

к L-уровню. Тристабильная шина данных переходит в со­стояние считывания, и МП готов принять с нее данные. Линия выбора модуляОЗУ и вход активизации выхо­да— оба переходят к L-уровню или активизируются дешифратором адреса и линией управления считыванием микропроцессора. Сигнал входа сохраняется на

Н-уровне или в состоянии считывания. За короткое время после того, как активизация выходаприняла L-уровень, активизируются выходы данных. Данные из памяти поме­щаются на шину данных по выходам ОЗУ. Как и в ПЗУ, время доступа в память при считывании является важным

показателем ОЗУ, это время может изменяться в различ­ных статических ОЗУ от 250 до 1000 нc.

На рис. 7.8 приведена временная диаграмма процесса записи в ОЗУ. Последовательность событий в ходе этой операции начинается посылкой адреса в ОЗУ и дешифра­тор адреса, который в свою очередь активизирует линию выбора модуля , составленную входами выбора крис­талла на отдельных ИС. После интервала времени, назы­ваемого временем адресации, импульсом записи МП активизирует входОЗУ и устанавливает его в состоя­ние записи.

Импульс записи должен быть установлен в крат­чайшее время, называемое временем импульса записи (или шириной импульса записи). Когда импульс выдан, запи­сываемые в память данные помещаются МП на шину дан­ных. Короткое время спустя ОЗУ принимает данные с ши­ны и записывает их в ячейку памяти. Минимальное время цикла записи для определенного ОЗУ может изменяться в пределах от 250 до 1000 нc; время адресации составляет 20—200, а длительность импульса записи 180—750 нc.

Маркировка и число выходов выпускаемых ОЗУ изме­няются в соответствии с выходными сигналами, вырабаты­ваемыми различными микропроцессорами. В документации сигналы ОЗУ и МП не приводятся подобно тому, как это показано на диаграммах рис. 7.7 и 7.8. Их нужно рассмат­ривать раздельно для оценки совместимости элементов, учи­тывая, что ячейки памяти динамических ОЗУ требуют об­новления (регенерации) их содержимого через каждые не­сколько микросекунд, устройства интерфейса динамических ОЗУ более сложны, чем статических.

Упражнения

Сокращением ОЗУ обозначают _____ память.

Какой тип ОЗУ наиболее прост по интерфейсу?

См. рис. 7.6. Если МП адресует ячейку памяти 2030Н, дешифратор выбирает сегмент памяти _____. Рас­положенная по этому адресу память является _______.

См. рис. 7.5. Блок ОЗУ содержит _____ слов дли­ной по _______ бит каждое. Обычно ОЗУ этой части состо­ит из ______ (одной ИС, нескольких ИС).

См. рис. 7.5. Для записи в это ОЗУ адресные вхо­ды A0—A11 должны быть активизированы, затем на вход

должен поступить сигнал _____(Н-, L-) уровня, тогда

как сигнал на входе R/W поддерживается на _______(Н-,

L-) уровне. Наконец, на вход подается ______(Н,

L-) сигнал и выводы I/O0—I/O7 становятся ______ (входа- ми, выходами) при операции записи.

См. рис. 7.5. Какие две линии управления в этой системе составляют шину управления?

См. рис. 7.7. Какой смысл перехода от Н- к L-уров­ню сигнала на линиив начале операции считывания из памяти?

См. рис. 7.7. Напомним, что время доступа в па­мять при считывании является временем, необходимым для того, чтобы имеющиеся в памяти данные поступили на вы­ход ОЗУ начиная с момента, когда установленный адрес по­ступил на адресный вход. Каково время доступа в память при считывании из типового ОЗУ?

7.16. См. рис. 7.5. В ходе операции записи выводы D0—D7

являются _________ (входами, выходами) и ________ (выдают,

получают) данные на или с шины данных.

7.17. См. рис. 7.8. Время цикла записи _____ (длиннее,

короче), чем время импульса считывания.

Решения

7.8. Оперативную. 7.9. Статическое ОЗУ. 7.10. 2 (00102); оператив­ной. 7.11. 4К; 8 бит; нескольких ИС (около 40). 7.12. L-; L-; L-сигнал; входами. 7.13. Линии управления записью и считыванием. 7.14. Четыре

старших бита адресной шины декодированы дешифратором адреса, ко­торый активизирует-линию выбора модуля, так как получает 00102 на входе. 7.15. Около 500 нc. 7.16. Выходами; выдают. 7.17. Длиннее.