Микропроцессоры Токхайм / 7.1. ИНТЕРФЕЙС С ПЗУ

Глава 7

ИНТЕРФЕЙС МИКРОПРОЦЕССОРА

Большинство микропроцессоров сами по себе функцио­нально ограничены. Большая часть из них содержит па­мять и немногие порты ввода/вывода, которые напрямую соединяют их с периферией. Микропроцессоры функциони­руют как элементы системы. Соединения между элемента­ми внутри системы составляют интерфейс. Обычно интер­фейс является общей границей между двумя или несколь­кими устройствами, т.е. тем, что влечет за собой раздел информации Среди прочих свойств интерфейса отметим

1 Согласно [1] под интерфейсом понимается: совокупность унифици­рованных технических и программных средств, необходимых для под­ключения данных устройств к системе или одной системы к другой. — Прим. ред.

решение им задач синхрониза­ции, выбора направления пере­дачи данных и иногда приве­дения в соответствие уровней или форм сигналов.

Рассмотрим схему простой системы на рис. 7.1. Мы будем изучать интерфейс (или взаим­ные присоединения) между каждым из показанных уст­ройств и МП; подробно рас­смотрим также интерфейс МП с ПЗУ, ОЗУ и УВВ; приведем подробную информацию о не­которых периферийных устрой­ствах Согласно рис. 7.1 оче­видно, что шины адресов, дан­ных и управления играют важ­ную роль во взаимных связях элементов системы, и, следова­тельно, нас будут интересовать как аппаратные, так и про­граммные средства.

Обычно передача данных от и в МП через шины осуще­ствляется в следующих формах:

1. Считывание из памяти.

Запись в память.

Считывание из УВВ.

Запись в УВВ.

5. Управление прерыванием или сбросом.

Когда говорят, что данные введены с другого устройст­ва, это означает вступить в отношения с МП. Аналогично вывод данных — это уход из МП. Обычно МП является яд­ром всех операций. Однако некоторые МП оставляют на время управление шинами данных и адресов, чтобы пери­ферийное устройство могло получить доступ к центральной

1 Периферийное устройство [1] —устройство, входящее в состав внешнего оборудования микро-ЭВМ, обеспечивающего ввод и вывод данных, организацию промежуточного и длительного хранения дан­ных. — Прим. ред.

памяти, минуя МП: эта операция называется прямым до­ступом к памяти (ПДП).

Согласно рис. 7.1 МП, ПЗУ, ОЗУ, адаптер интерфейса ввода, адаптер интерфейса вывода являются различными устройствами. В рассматриваемой системе это может быть и иначе. Иногда разработчики создают интерфейсы, сов­местимые с соответствующими устройствами МП. Они яв­ляются универсальными в том смысле, что могут быть про­граммируемы как устройства интерфейса ввода или выво­да. Некоторые разработчики встраивают ОЗУ и порты ВВ или ПЗУ в одну и ту же ИС с целью снижения числа эле­ментов, составляющих систему. Они производят также спе­циализированные интерфейсы в форме ИС: интерфейсы программируемых связей, программируемого управления ПДП, программируемого управления прерываниями, управ­ления дискетами, контролерами связи синхронных данных, управления видеотерминалом и клавишным устройством.

7.1. ИНТЕРФЕЙС С ПЗУ

Рассмотрим задачу разработки интерфейса с ПЗУ или ППЗУ. На рис. 7.2 приведена часть системы, включающая МП и ПЗУ. С выходами О0—O7 ПЗУ соединены 8 линий шины данных. Единственный выход управления считывани­емидет из МП на вход активизацииПЗУ.

С постоянным запоминающим устройством емкостью 4 Кбайт соединены 12 линий адресной шины младших раз­рядов (A0—А11). Дешифратор, встроенный в ИС ПЗУ, мо­жет получить доступ к любому из 4096 (212=4096) 8-раз­рядных слов ПЗУ. Адресные линии четырех старших раз-

рядов (A 11—A 15) идут в устройство ком­бинированной логики — дешифратор ад­реса. Для доступа в ПЗУ и считывания из него данных МП должен: активизиро­вать линии адреса A0—А11; установить L-сигнал на линии управления считыва­нием ; установить L-сигнал на линии дешифратора адреса и выбора кри­сталла.

Предположим, что МП нужно обра­титься в память по адресу 0000Н (0000 0000 0000 00002). Младших 12 бит под­ключаются по адресным линиям A0—А 11 к контуру дешифратора ПЗУ. К адрес­ным принадлежат также старших 4 бит A12—A15. Они декодируются дешифрато­ром адреса. Если (A12—A15) =00002, де­шифратор адреса выдает сигнал, который

активизирует входвыбора кристал­ла ПЗУ (рис. 7.2).

Воображаемая память, приведенная на рис. 7.3, может помочь понять роль де­шифратора адреса. Она представляет со­бой устройство емкостью 64К (т.е. 65 536 ячеек памяти), разделенное на 16 сег­ментов по 4 К каждый. Роль дешифрато­ра адреса состоит в том, чтобы обеспе­чить МП доступ только к одному из этих сегментов одновременно. Если имеется четыре входа в дешифратор 0000, то до­ступным будет нулевой сегмент (прост­ранство памяти 0000—0FFFH). Если на этих входах 0001, доступен первый сег­мент (пространство памяти 1000— 1FFFH) и т.д. Таким образом, старших 4 бит (передающих линии) выбирают сегмент памяти, а младших 12 бит опре­деляют нужную ячейку памяти в этом сегменте.

В интерфейсе с ПЗУ важное значение имеют способы адресации и синхрониза­ции. Адресацию мы сейчас рассмотрели, обратимся теперь к синхронизации.

На рис. 7.4 приведена временная диаграмма сигналов МП, управляющих считы­ванием 8-разрядного слова из ПЗУ.

Верхняя линия диаграммы представляет переход ад­ресных линий A0—А15 на их соответствующий логический уровень. Согласно рис. 7.2 адресные линии A0—A11 активи­зируют адресные входы ПЗУ, тогда как адресные линии A12—A15 декодируются дешифратором адреса и активизи­руют вход CS выбора кристалла ПЗУ. Спустя некоторое время выход управления считыванием RD МП активизиру­ет процесс вывода данных из ПЗУ. Расположенные здесь данные помещаются на шину данных и принимают­ся МП.

На рис. 7.4 показаны критические ограничения синхро­низации. После того как на адресных линиях установился

соответствующий логический уровень и активизировался входПЗУ, нужен определенный отрезок времени для извлечения слова данных. Это время необходимо внутрен­ним дешифраторам ПЗУ для нахождения требуемого бай­та в памяти.

Обратим внимание на использование на рис. 7.4 круж­ков и стрелок. Эти индикаторы используются для обозна­чения соотношений причины и следствия на временной диа­грамме. В качестве примера на рис. 7.4 переход от Н- к L-уровню (от HIGH к LOW) на выходе считывания осуще­ствит переключение тристабильных выводов шины данных МП из состояния высокого сопротивления для приема дан­ных на входе. Штриховая часть временной диаграммы по линии ввода соответствует состоянию высокого сопротив­ления. При переходе от L- к Н-уровню выходавыводы шины данных МП снова переключатся в третье состояние и не примут данные с шины. Временная диаграмма на рис. 7.4 представляет собой только сигналы МП и не содержит сигналов входа и выхода ПЗУ.

Упражнения

Постоянное запоминающее устройство на рис. 7.2 может содержать ____ слов емкостью _____ бит каждое.

Постоянное запоминающее устройство емкостью 4 К требует _______ адресных входов для декодирования адре­сов 4096 содержащихся в нем ячеек памяти.

7.3. См. рис. 7.2. Дешифратором ________ (адреса, ПЗУ)

декодируются четыре старшие линии.

См. рис. 7.3. Какой сегмент памяти будет доступен, если МП выдает 0010 0000 0000 11112 на адресную шину?

См. рис. 7.4. В ходе считывания из памяти последней будет активизироваться линия МП ________ (A0—A15, ).

Когда сигнал на выходеМП переходит к L-уров­ню, он активизирует вход ______ ПЗУ и приводит

выводы шины данных МП в состояние _______(приема данных с шины, отказа от данных с шины, исходя из условия трех состояний).

7.7. Оценка ПЗУ, относящаяся к необходимому времени декодирования адреса и доступа в память по заданному адресу, составляет время ________.

Решения

7.1. 4096 (4К); 8. 7.2. 12. 7.3. Адреса. Это линии (A12—A15). 7.4. 00102 = 2ю, сегмент 2, содержащий 4096 ячеек памяти с адресами от 2000Н до 2FFFH. 7.5. . 7.6. ; приема данных с шин. 7.7. Доступа к чтению в ПЗУ.