9.2.2 Регістри

Регістрами називають послідовні цифрові пристрої, призначені для запам'ятовування багаторозрядних цифрових кодів і виконання над ними деяких логічних перетворень. Основу регістрів складають тригери, кількість яких дорівнює кількості розрядів цифрового коду. Один тригер зберігає 1 біт інформації (один двійковий розряд), відповідно N-розрядний регістр спроможний зберігати N біт інформації. Крім тригерів, регістри містять допоміжні схеми, що забезпечують прийом коду в регістр, видачу коду з регістру, зсув коду вправо або вліво на необхідну кількість розрядів, перетворення паралельного коду в послідовний і навпаки, виконання над окремими розрядами регістру логічних операцій, наприклад, І, АБО, ВИЛУЧАЮЧЕ АБО, установлення регістра в початковий стан (“СКИДАННЯ”) та ін.

В залежності від способу введення і виведення розрядів числа, регістри поділяються на :

паралельні ;

послідовні ;

послідовно-паралельні ;

паралельно-послідовні .

9.2.2.1 Паралельні регістри

В таких регістрах введення і виведення інформації здійснюється в паралельній формі - одночасно усіх розрядів.

В залежності від кількості вхідних і вихідних каналів, паралельні регістри поділяються на однофазні (кожний розряд передається по одному каналу в прямому коді) і парафазні (розряди передаються двома каналами в прямому та інверсному кодах).

На рисунку 9.43 показаний приклад двох паралельних регістрів з парафазним вводом-виводом, виконаних на однотактних синхронних RSC-тригерах.

Рисунок 9.43

При парафазному обміні інформацією, на R, S входах будь-якого тригера завжди присутня комбінація сигналів Х_і = 1, X_i = 0, або Х_і = 0, X_i = 1, що встановлює його в необхідний стан незалежно від того, у якому стані цей тригер знаходився до цього, тобто встановлення регістра у початковий стан не потрібно.

Під дією сигналу ПРМ Рг 1 ( прийом до регістру 1) n-розрядний код записується в регістр Рг 1, а сигналом ПД Рг2 (передача до регістру 2) - передається в Рг 2.

На рисунку 9.44 показаний паралельний регістр, з однофазним обміном інформації, виконаний на асинхронних RS-тригерах і кон’юнкторах.

Рисунок 9.44

Завдяки тому, що інформаційні сигнали, що надходять тільки на S входи, не можуть встановити відповідні тригери в стан 0 (через що число може бути записане з помилкою), перед записом, усі тригери регістра встановлюються у нульовий стан сигналом “СКИДАННЯ”.

Слід зазначити, що ця особливість характерна тільки для регістрів з однофазним записом, виконаних на RS-тригерах. Якщо в якості елемента пам'яті використовувати D-тригери, то їх попереднє встановлення у нульовий стан при однофазному записі не потрібне (рисунок 9.45).

Рисунок 9.45