9.1.2.1.2 Шифратори двійково-десяткового коду
Шифратори двійково-десяткового коду перетворюють вхідний десятковий (унітарний) код у двійково-десятковий (BCD) код (код 8421). З виходу такого шифратора паралельно знімається група двійкових сигналів, із котрих кожні чотири (тетрада) відображають у двійковому коді десяткову цифру.
В однім байті (восьми бітах) можна упакувати (укласти) дві десяткові цифри в BCD - коді. Такий формат представлення десяткових чисел називається упакованим.
На рисунку 9.6 приведене функціональне позначення шифратора BCD-коду.
-
Рисунок 9.6
На вхід системи надходять двійкові цифри від 0 до 9 , що відображаються на виході однією тетрадою двійкового коду.
9.1.2.1.3 Дешифратори двійкового коду
Дешифратором
(декодером) називають КЦП,
що перетворює
вхідний
двійковий
код у десятковий (унітарний). Повний
дешифратор із m
входами має
виходів. Кожній
комбінації вхідних сигналів відповідає
активне значення сигналу
тільки
на
одному
з виходів.
Нижче показана таблиця істинності
(таблиця 9.4) і умовне позначення (рисунок
9.7) трьохвходового
повного дешифратора з одиничними
активними значеннями вихідних сигналів
F0...
F7.
-
Рисунок 9.7
Таблиця 9.4
|
№ набору |
C |
B |
A |
F0 |
F1 |
F2 |
F3 |
F4 |
F5 |
F6 |
F7 |
|
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
2 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
3 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
4 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
5 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
6 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
7 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
Дешифратор реалізує вісім різноманітних логічних функцій
Якщо вхідні змінні представити як двійковий запис чисел, то логічна одиниця формується на тому виході, номер якого відповідає десятковому еквіваленту вхідного двійкового числа.
Розглянутий дешифратор (таблиця 9.4) є перетворювачем двійкового коду в унітарний (десятковий).
Приведені булеві вирази функцій F0... F7 можна реалізувати на логічних елементах у базисах І, АБО, НІ; І-НІ або АБО-НІ , користуючись методикою, що викладена раніше.
В інтегральному виконанні випускаються різноманітні структури дешифраторів, у яких є 2, 3 або 4 входи. В одному корпусі може бути декілька дешифраторів.
Для збільшення функціональних можливостей пристроїв часто передбачається використання додаткових сигналів управління. Як приклад на рисунку 9.8 приведено зображення мікросхеми К555ИД4, що містить здвоєний двовходовий дешифратор з активними нульовими вихідними сигналами.
-
Рисунок 9.8
Вихідні сигнали обох дешифраторів залежать від комбінації вхідних сигналів А, В. Для синхронізації процесу формування вихідних сигналів F0... F3 для кожного дешифратора використовуються управляючі сигнали V. Роботу верхнього дешифратора дозволяє комбінація V1=0, V2=1, а роботу нижнього - V3=0, V4=0. Введення такого управління розширює можливості мікросхеми при побудові більш складних пристроїв, наприклад, дешифраторів із збільшеним числом входів і виходів.
На рисунку 9.9 показаний приклад використання двох мікросхем К555ИД4 для реалізації дешифратора чотирьохрозрядного вхідного двійкового коду у вихідний шістнадцятипозиційний унітарний (десятковий) код.
Дешифратори
можуть
бути
неповними
(мають
число виходів
nвих<
,
де m
- число
вхідних змінних).
Наприклад, такі дешифратори
можуть використовуватися для перетворення
двійково-десяткового
коду в код, призначений для управління
десятковим індикатором (дешифратори
4х10).
|
|
|
Рисунок 9.9 |
На рисунку 9.10 показане умовне позначення дешифратора 4х10 (наприклад, мікросхеми К555ИД1 або К564ИД1).
-
Рисунок 9.10
Схема має активні одиничні вихідні сигнали.