Комп’ютерна електроніка

1 ВСТУП 4

2 ДИСКРЕТИЗАЦІЯ АНАЛОГОВИХ СИГНАЛІВ 5

2.1 Квантування за рівнем 5

2.2 Квантування за часом 6

2.3 Квантування за рівнем і за часом 7

2.3.1 Розмір похибки АЦП 8

2.3.2 Вибір величини кроку квантування за часом 8

3 ЗАСТОСУВАННЯ АЛГЕБРИ ЛОГІКИ (БУЛЕВОЇ АЛГЕБРИ) ПРИ АНАЛІЗІ І СИНТЕЗІ ЦИФРОВИХ ЕЛЕКТРОННИХ ПРИСТРОЇВ 9

3.1 Визначення і способи задання перемикальних функцій 9

3.2 Перемикальні функції однієї змінної (n=1) 10

3.3 Перемикальні функції двох змінних (n=2) 11

3.4 Базисні логічні функції 11

3.5 Принцип двоїстості булевої алгебри 11

3.6 Основні тотожності булевої алгебри 12

3.7 Основні закони булевої алгебри 12

3.8 Досконала диз’юнктивна нормальна форма (ДДНФ) запису булевих виразів 13

3.9 Диз’юнктивна нормальна форма 14

3.10 Досконала кон’юнктивна нормальна форма (ДКНФ) запису булевих виразів 14

3.11 Кон’юнктивна нормальна форма (КНФ) 14

3.12 Мінімізація логічних функцій 15

3.12.1 Алгебраїчний спосіб мінімізації ПФ 15

3.12.2 Мінімізація ПФ із використанням діаграм Вейча (карт Карно) 16

3.12.2.1 Мінімізація ПФ за допомогою діаграм Вейча 16

3.12.2.1.1 Загальне правило мінімізації 17

3.12.2.1.2 Приклади мінімізації ПФ за допомогою діаграм Вейча 19

3.12.2.2 Мінімізація ПФ за допомогою карт Карно 25

4 ЛОГІЧНІ ЕЛЕМЕНТИ 26

4.1 Інвертор (логічний елемент НІ) 26

4.2 Кон’юнктор (логічний елемент І) 27

4.3 Диз’юнктор (логічний елемент АБО) 29

4.4 Повторювач 29

4.5 I - НІ 30

4.6 АБО - НІ 30

4.7 Виключаюче АБО 31

4.8 Додавання по модулю два (непарність) 31

4.9 Додавання по модулю два з запереченням (парність) 32

4.10 Еквівалентність 33

4.11 Нееквівалентність 34

4.12 I - АБО - НІ 34

4.13 Заборона 35

4.14 Логічні елементи з відкритим колектором 36

4.15 Логічні елементи з третім станом 38

5 РЕАЛІЗАЦІЯ ЛОГІЧНИХ ФУНКЦІЙ У РІЗНИХ БАЗИСАХ 39

5.1 Базисні набори ЛЕ і їх взаємозв'язок 39

5.2 Реалізація логічних функцій у різноманітних базисах 41

5.2.1 Реалізація елемента “Рівнозначність” (виключаюче АБО - НІ) 41

5.2.2 Реалізація елемента “нерівнозначність” (виключаюче АБО, сума по модулю два) 42

5.2.3 Реалізація елемента “Заборона” 43

5.2.4 Реалізація багатолітерних логічних функцій на елементах з невеликою кількістю входів 44

6 ПАРАМЕТРИ І ХАРАКТЕРИСТИКИ ЦИФРОВИХ ІНТЕГРАЛЬНИХ МІКРОСХЕМ (ІМС) 45

6.1 Коефіцієнт об'єднання по входу (Коб) 46

6.2 Коефіцієнт розгалуження по виходу (Кроз) 46

6.3 Статичні характеристики 46

6.4 Завадостійкість 47

6.5 Динамічні характеристики і параметри 47

6.6 Вигляд реалізованої логічної функції 48

6.7 Споживані струм і потужність 48

6.8 Вхідні і вихідні струми, напруги 49

6.9 Порогові напруги 49

6.10 Допустимі значення основних параметрів 50

7 БАЗОВІ ЛОГІЧНІ ЕЛЕМЕНТИ 50

7.1 Базовий ТТЛ (ТТЛШ) - елемент І - НІ 50

7.2 Базовий ЕЗЛ - елемент АБО/АБО-НІ 55

7.3 Базовий КМОН елемент АБО-НІ 55

8 ГЕНЕРАТОРИ ТАКТОВИХ ІМПУЛЬСІВ (ГТІ) НА ЛОГІЧНИХ ЕЛЕМЕНТАХ 57

8.1 ГТІ на двох інверторах 57

8.2 ГТІ на 3-х інверторах. 60

9 ФУНКЦІОНАЛЬНІ ПРИСТРОЇ КОМП'ЮТЕРНОЇ (ЦИФРОВОЇ) ЕЛЕКТРОНІКИ 61

9.1 Комбінаційні цифрові пристрої (КЦП) 61

9.1.1 Аналіз і синтез КЦП 61

9.1.1.1 Аналіз КЦП 61

9.1.1.2 Синтез КЦП 62

9.1.2 Типові КЦП 63

9.1.2.1 Шифратори та дешифратори 64

9.1.2.1.1 Шифратори двійкового коду 64

9.1.2.1.2 Шифратори двійково-десяткового коду 68

9.1.2.1.3 Дешифратори двійкового коду 69

9.1.2.1.4 Дешифратор BCD - коду в семисегментний код 71

9.1.2.1.4.1 Семисегментні індикатори на світлодіодах 72

9.1.2.2 Мультиплексори й демультиплексори 75

9.1.2.2.1 Мультиплексори 75

9.1.2.2.2 Демультиплексори 78

9.1.2.2.3 Мультиплексори-селектори (мультиплексори-демультиплексори) 79

9.1.2.3 Cуматори і напівсуматори 80

9.1.2.4 Пристрої контролю парності (ПКП) 83

9.1.2.5 Цифрові компаратори 85

9.1.3 Використання для проектування КЦП мультиплексорів, дешифраторів і постійного запам’ятовуючого пристрою 86

9.1.3.1 Побудова КЦП на мультиплексорах 86

9.1.3.2 Побудова КЦП на дешифраторах 88

9.1.3.3 Побудова КЦП на постійному запам’ятовуючому пристрої (ПЗП) 89

9.2 Послідовні цифрові пристрої 92

9.2.1 Тригери 92

9.2.1.1 Тригери на логічних елементах 93

9.2.1.1.1 RS - тригери 93

9.2.1.1.1.1 Асинхронні RS - тригери 93

9.2.1.1.1.2 Синхронні RS - тригери 96

9.2.1.1.2 Т-тригери (тригери з лічильним входом) 99

9.2.1.1.3 D - тригери (тригери затримки) 101

9.2.1.1.4 JK - тригери 102

9.2.1.2 Тригери у інтегральному виконанні 105

106

9.2.2 Регістри 106

9.2.2.1 Паралельні регістри 106

9.2.2.2 Послідовні (зсуваючі) регістри 109

9.2.2.3 Регістри зсуву 111

9.2.2.4 Послідовно-паралельні і паралельно-послідовні регістри 112

9.2.2.5 Регістри у інтегральному виконанні 112

9.2.3 Лічильники 114

9.2.3.1 Асинхронний двійковий лічильник, що підсумовує, з послідовним перенесенням 115

9.2.3.2 Асинхронний двійковий лічильник, що віднімає, із послідовним перенесенням 117

9.2.3.3 Асинхронні реверсивні двійкові лічильники з послідовним перенесенням 118

9.2.3.4 Синхронний лічильник з наскрізним перенесенням 119

9.2.3.5 Десяткові лічильники 121

9.2.3.6 Лічильники в інтегральному виконанні 123

9.2.4 Подільники частоти 126

9.2.5 Розподілювачі 128

10 ЗВ'ЯЗОК МП-РА І ОМЕОМ З АНАЛОГОВИМ ОБ'ЄКТОМ УПРАВЛІННЯ І З ПК 130

10.1 Структура типової локальної мікропроцесорної системи управління (ЛМПСУ) 130

10.1.1 Призначення і схемна реалізація окремих вузлів ЛМПСУ 131

10.1.1.1 Аналоговий мультиплексор (АМПС) 131

10.1.1.2 Пристрій вибірки-зберігання (ПВЗ) 132

10.1.1.3 Аналого-цифровий перетворювач (АЦП) 133

10.1.1.4 Ведена однокристальна мікроЕОМ (ОМЕОМ) 134

10.1.1.5 Шинний формувач (ШФ) 136

10.1.1.6 Регістри (Рг1...Рг3) 137

10.1.1.7 Схеми узгодження рівнів (СУР1...СУР3) 137

10.1.1.8 Цифро-аналогові перетворювачі (ЦАП1...ЦАП3) 138

10.2 Застосування АЦП і ПВЗ при введенні аналогової інформації в МПС 138

10.2.1 Розрахунок АЦП 140

10.2.2 АЦП К1113 ПВ1 141

10.2.2.1 Опис мікросхеми К1113 ПВ1 141

10.2.2.2 Розрахунок мікросхеми К1113 ПВ1 143

10.2.2.3 Введення даних від АЦП в МПС через ППІ в режимі 0 143

10.2.3 Пристрій вибірки і зберігання (ПВЗ) 145

10.2.3.1 Обґрунтування застосування ПВЗ 145

10.2.3.2 Принцип дії, схема й основні параметри ПВЗ 146

10.2.3.3 Функціональні можливості і схема включення мікросхеми ПВЗ К1100СК2 (КР 1100СК2) 149

10.2.4 АЦП MAX154 151

10.2.4.1 Опис мікросхеми MAX154. Часові діаграми і режими роботи 151

10.2.4.1.1 Опис роботи паралельного 4-х розрядного АЦП 155

10.2.4.2 Розрахунок АЦП MAX154 159

10.3 Застосування ЦАП при виводі цифрової інформації з МПС 159

10.3.1 Розрахунок ЦАП на матриці R-2R з підсумовуванням струмів 160

10.3.2 ЦАП К 572 ПА1 162

10.3.2.1 Опис мікросхеми К 572 ПА1 162

10.3.2.2 Розрахунок ЦАП К 572 ПА1 164

10.3.3 ЦАП MAX506 165

10.3.3.1 Опис мікросхеми MAX506 165

10.3.3.2 Розрахунок ЦАП MAX506 170

10.4 Особливості апаратної і програмної реалізації модуля АЦП- ЦАП МПС 172

10.4.1 Апаратний рівень 172

10.4.2 Програмний рівень 173

10.5 Обмін між МП-м (ОМЕОМ) і ПК по послідовному каналу зв'язку за допомогою інтерфейсу RS-232С 174

10.5.1 Універсальний асинхронний послідовний програмований приймач – передавач (УАПП) 174

10.5.2 Пристрій перетворення рівнів (ППР) 176

10.5.3 Роз’єм RS-232c 177

10.5.4 Буферний регістр адреси RS – 232С 177

10.5.5 Шинний формувач 178

10.6 Вибір і розрахунок датчиків, нормуючих перетворювачів і фільтрів нижніх частот (ФНЧ) 185

10.6.1 Вибір і розрахунок датчиків і нормуючих перетворювачів 185

10.6.1.1 Вибір датчиків 185

10.6.1.2 Вибір і розрахунок нормуючих перетворювачів 185

10.6.2 Вибір ФНЧ 188

10.6.3 Розрахунок ФНЧ 191

10.7 Розробка схеми алгоритму і керуючої програми 193

196

11 Список літератури 197