3.3 Підключення мп до системної шини (сш) мікропроцесорної системи (мпс)

В МП КР580ВМ80А використовується архітектура з 3 системними шинами: системної шини адреси (США), системної шини даних (СШД) і системної шини управління (СШУ). На рисунку 3.4 приведена структурна схема системи з 3 шинами для МП КР580ВМ80А.

Рисунок 3.4 – Структурна схема системи з 3 шинами

США є однонаправленою, тобто сигнали передаються лише від зовнішніх виводів МП. США в МПС пов'язана з безліччю адресних входів, що підключені паралельно, тому сумарний струм для адресних ліній МПС може за величиною перевершувати припустиме значення вихідних ліній МП. Отже, для збільшення навантажувальної здатності вихідних адресних ліній МП їх необхідно буферірувати. Як буфер США з МП КР580ВМ80А може використовуватися формувач шини адреси – мікросхема КР580ВА86, виходи якої мають 3 стани, що дозволяє відключати ША від МП в режимі прямого доступу до пам'яті (ПДП) [5, 31].

При підключенні СШД до МП необхідно враховувати і можливість перевантаження виводів МП і те, що СШД є двунаправленою, тобто передача даних ведеться в обох напрямках (однак в кожний момент часу дані передаються лише в одному напрямку). Тому СШД підключається до МП через двонаправлений буфер шини даних, функції якого також може виконувати мікросхема КР580ВА86.

СШУ є по суті однонаправленою, тобто по одним лініям сигнали надходять в МП, а по другим від нього, тобто, необхідності організації двостороннього обміну по одним і тим самим лініям немає. СШУ підключається до МП через формувач управляючих сигналів (ФУС), який формує управляючі сигнали в залежності від слова-стану МП, що зберігається в зовнішньому регістрі стану (ЗРС), і вихідних сигналів МП : DBIN и . ФУС виробляє 5 основних сигналів: . ФКС може бути виконаний на твердій лозіці або з використанням спеціалізованого системного контролеру типу КР580ВК28, що виконує також роль шинного формувача [5, 31].

Підводячи підсумок, зауважимо , що буферування системної шини використовується для збільшення навантажувальної здатності виводів МП , при цьому зберігаєтьсяі можливість відключення системної шини від МП в режимі ПДП, а також забезпечення двостороннього обміну для ШД.

3.4 Структурна схема типової однокристальної мікро-еом (омеом). Призначення окремих виводів

Рисунок 3.5 – Структурна схема МК51

Наприклад, розглянемо структурну схему ОМЕОМ типу МК51, що представлена на рисунку 3.5. МК виконана на основі сучасної n-MOП або КМОП технології і випускається в корпусі БІС, що має 40 зовнішніх виводів. Позначення на електричних схемах і найменування виводів МК51 показані на рисунку 3.6. Призначення окремих виводів МК51 приведено в таблиці 3.2.

Таблиця 3.2 – Призначення виводів ОМЕОМ

N виведення	Обозн.	Призначення	Тип
1-8	Р1.0 - Р1.7	8-розрядний двонаправлений порт Р1. Вхід адреси А0 – А7 під час перевірки внутрішнього ПЗП (РПЗУ)	Вхід / вихід
9	RST/ VPD (СБРОС/ РП)	Сигнал загального скидання Вивід резервного живлення ОЗП від зовнішнього джерела (для 1816)	Вхід
10-17	Р3.0 - Р3.7	8-розрядний двонаправлений порт Р3 з додатковими функціями:	Вхід / вихід
	Р3.0	Послідовні дані приймача – RxD	вхід
	Р3.1	Послідовні дані передавача – ТxD	Вихід
	Р3.2	Вхід зовнішнього переривання 0-	вхід
	Р3.3	Вхід зовнішнього переривання 1-	вхід
	Р3.4	Вхід таймера/лічильника 0: - Т/CNT0	вхід
	Р3.5	Вхід таймера/лічильника 1: - Т/CNT1	вхід
	Р3.6	Вихід стробуючого сигналу під час запису в зовнішню пам'ять даних: -	Вихід
	Р3.7	Вихід стробуючого сигнала під час зчитування з зовнішньої памяті даних -	Вихід
18 19	BQ2 BQ1	Виводи для підключення кварцево­го резонатору	вхід вихід
20	0 В	Загальний вивід
21-28	Р2.0 - Р2.7	8-розрядний двохнаправлений порт Р2. Вихід адреси А8 - А15 в режимі роботи з зовнішньою памятю. В ре­жимі перевірки внутрішнього ПЗУ виводи Р2.0 - Р2.3 використовуються як вхід адреси А8 - А11. Вивід Р2.7 – дозвіл читання ПЗУ: - (вхідний)	Вхід / вихід
29	РМЕ (РВПП)	Дозвіл зовнішньої програмної пам'яті (активний сигнал – логічний 0)	Вихід
30	ALE / (САВП / )	Вихідний сигнал дозволу фіксації адреси. При програмуванні РПЗУ сигнал: - (вхідний)	Вхід / вихід
31	/ VPR ( / НПР)	Блокування роботи з внутрішньою пам'яттю програм. При програмуванні РПЗУ подається сигнал UPR	вхід
32-39	Р0.7 – Р0.0	8-розрядний двонаправлений порт Р0. Шина адреси / даних при работі з зовнішньою пам'яттю. Вихід даних D7 – D0 в режимі перевірки внутрішнього ПЗУ (РПЗУ)	вхід / вихід
40	UCC	Вивід живлення від джерела напруги +5 В	вхід

Рисунок 3.6 – Найменування виводів МК51