Лекция схемотехника триггеры

  Рис. 2.45. Схемы преобразования D-триггера.

а - преобразование D-триггера в T-триггер и его временная диаграмма работы; б - преобразование D-триггера в T-триггер с дополнительным входом расширения EI и его временная диаграмма работы;

Микросхема ТМ2 содержит два независимых комбинированных D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа /S и /R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и /Q (рис. 2.46). Логическая структура одного D-триггера (рис. 2.46) содержит следующие элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный синхронный RS-триггер (Т1) записи логической единицы (высокого уровня) в основной триггер, вспомогательный синхронный RS-триггер (Т2) записи логического нуля (низкого уровня) в основной триггер. Входы /S и /R - асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы /S и /R).

Рис. 2.46. Структура D-триггера микросхемы ТМ2

Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы /S и /R. В это время входы D и С не влияют.

Если на входы /S и /R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и /Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов /S и /R состояние триггера будет неопределенным. Поэтому комбинация /S=/R=0 для этих входов является запрещенной.

Загрузить в триггер входные уровни В или Н (т. е. логические 1 или 0) можно, если на входы /S и /R подать напряжение высокого уровня: /S=/R=1. Сигнал от входа D передается на выходы триггера при поступлении положительного перепада импульса на вход С (изменение от низкого* к высокому). Однако, чтобы D-триггер переключался правильно (согласно таблице состояний, табл. 2.24), необходимо уровень на входе D зафиксировать заранее, т. е. до прихода перепада на вход С. Причем этот защитный временной интервал должен быть больше времени задержки распространения сигнала в триггере (определяется по справочнику).

Таблица 2.24. Состояния триггера ТМ2
Режим работы	Входы				Выходы
	/S	/R	D	C	Q	/Q
Асинхронная установка	0	1	X	X	1	0
Асинхронный сброс	1	0	Х	Х	0	1
неопределенность	0	0	Х	Х	1	1
Загрузка "1" (установка)	1	1	1	_/	1	0
Загрузка "0" (сброс)	1	1	0	_/	0	1

Цоколевка микросхемы ТМ2 приведена на рис. 2.47, а основные параметры см. в табл. 2.20а.

  Рис. 2.47. Условное обозначение и  цоколевка микросхемы ТМ2

Микросхемы ТM5 и ТМ7 содержат по четыре D-триггера, входы синхронизации которых попарно соединены и обозначены как входы разрешения загрузки EI. Если на такой вход разрешения EI подается напряжение высокого уровня, то информация, поступающая на входы D, передается на выходы триггеров. При напряжении низкого уровня на входе разрешения EI на выходах триггеров сохраняются предыдущие состояния (состояние входов D безразлично). В триггерах будет зафиксирована информация, имевшаяся на входах D, если состояние входа EI переключить от напряжения высокого уровня к низкому. Такие триггеры используются в качестве четырехразрядного регистра хранения информации с непарным тактированием разрядов, а также в качестве буферной памяти и элемента задержки. Каждый триггер микросхемы ТМ5 имеет только прямой выход Q, а каждый триггер микросхемы ТМ7 имеет прямые Q и инверсные /Q выходы. Функциональные схемы, цоколевка, схема одного D-триггера и временные диаграммы работы приведены на рис. 2.48, а, основные параметры триггеров даны в табл. 2.20, состояния триггеров даны в табл. 2.25.

  Рис. 2.48. Функциональные схемы, цоколевки, структура D-триггера и временные диаграммы микросхем ТМ5, ТМ7.

Таблица 2.25. Состояния триггеров ТМ5, ТМ7
Режим работы	Входы		Выходы
	EI	D	Qn+1	/Qn+1
Разрешение передачи данных на выход	1	0	0	1
	1	1	1	0
Защелкивание данных	0	Х	Qn=1	/Qn=0

Микросхемы. TM8 и ТМ9 содержат четыре и шесть D-триггеров соответственно. Они имеют общие входы синхронного сброса /R (установки в состояние низкого уровня) и входа синхронизации C. Структура ТМ8 и ТМ и их цоколевка приведены на рис. 2.49.

  Рис. 2.48. Функциональные схемы и цоколевки микросхем ТМ8 и ТМ9.

Триггеры микросхемы ТМ9 имеют только прямые входы Q, а триггеры ТМ8 - прямые и инверсные выходы Q и /Q. На входах C и /R поставлены дополнительные инверторы. Микросхемы К1533ТМ8, К1533ТМ9 имеют повышенную нагрузочную способность, т.е. на каждом из выходов поставлены дополнительные инверторы. Функционрированне триггеров в микросхемах ТМ8 и ТМ9 соответствует таблице состояний (табл. 2.26).

Таблица 2.26. Состояния триггеров ТМ8 и ТМ9
Режим работы	Входы				Выходы
	/R	D	C	Qn+1		/Qn+1
Сброс	0	X	X	0		1
Загрузка "1"	1	1	_/	1		0
Загрузка "0"	1	0	_/	0		1

Установка всех триггеров в состояние Q = 0 произойдет, когда на асинхронный вход /R подать напряжение низкого уровня - 0. Входы С и D в это время не действуют. Информацию от входов D можно загрузить в триггеры, если на вход /R подать напряжение высокого уровня - 1. Тогда при подаче на вход синхронизации С положительного перепада напряжения (фронта импульса) и предварительно поданного на вход D напряжения высокого или низкого уровня появится на выходе Q высокий или низкий уровень.

JK-триггеры

JK-триггеры подразделяются на универсальные и комбинированные. Универсальный JK-триггер имеет два информационных входа J и K. По входу J триггер устанавливается в состояние Q=1, /Q=0, а по входу K-в состояние Q=0, /Q=1.

JK-триггер отличается от RS-триггера прежде всего тем что в нем устранена неопределенность, которая возникает в RS-триггере при определенной комбинации входных сигналов.

Универсальность JK-триггера состоит в том, что он может выполнять функции RS-, Т- и D-триггеров.

Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определенное состояние (логической 1 или 0).

Простейший JK-триггер можно получить из синхронного RS-триггера с динамическим управлением, если ввести дополнительные обратные связи с выходов триггера на входы, которые позволяют устранить неопределенность в таблице состояний (рис. 2.50.а).

  Рис. 2.50.a. Преобразование синхронного RS-триггера в JK-триггер;

Если на входы J и К подать уровень логической единицы, то получим T-триггер, который переключается каждым входным импульсом (рис. 2.50, б).

  Рис. 2.50.б. Преобразование JK-триггера в T-триггер;

На рис. 2.50.в приведено условное обозначение JK-триггера и таблица состояний. При входных сигналах J=К=0 состояние триггера не изменяется, так как напряжение низкого уровня на одном входе элемента И-НЕ отменяет пpохождение сигналов от других его входов и удерживает выходной сигнал в текущем логическом состоянии.

Рис. 2.50.в. условное обозначение JK-триггера

Таблица состояний JK-триггера
Установлено		Записано
J	K	Qn+1	/Qn+1
H	H	Без изменений Qn /Qn
Н	В	Н=0	В=1
В	Н	В=1	Н=0
В	В	Переброс /Qn Qn

Если на входы J и К подать взаимно противоположные уровни, то при подаче перепада напряжения на вход С выходы JK-триггера устанавливаются в такие же состояния. При подаче на входы J и К одновременно напряжений высокого уровня триггер переключается в состояние, противоположное предыдущему, если на вход синхронизации С подать перепад напряжения.

Управление полным тактовым импульсом, подаваемым на вход С, применяется для двухступенчатых триггеров (рис. 2.50.г).

Рис. 2.50.г. двухступенчатый JK-триггер;

Такой триггер тоже имеет обратные связи с выходов на входы, исключающие неопределенное состояние триггера.

Рис. 2.50.д. двухступенчатый JK-триггер на логических элементах И-НЕ с симметричной схемой управления триггера второй ступени;

Из JK-триггера можно получить D-триггер, если вход К соединить со входом J через дополнительный инвертор (рис. 2.50,д).

Рис. 2.50.е. Схема преобразования JK-триггера в D-триггер

Микросхема TB1 (рис. 2.51) представляет собой универсальный двухступенчатый JK-триггер.

  Рис. 2.51. Комбинированный JK-триггер - структура микросхемы, условное обозначение и цоколевка микросхемы ТВ1.

Триггер имеет инверсные асинхронные входы установки /S и сброса /R, т. е. с активным низким уровнем. Если на эти входы подать противоположные уровни (низкий - 0 и высокий - 1), то входы J, K и С не действуют и состояния выходов Q и /Q триггера определяются сигналами на входах /S и /R, таблица состояний (табл. 2.27).

Таблица 2.27. Состояния триггера ТВ1
Режим работы	Входы						Выходы
	/S	/R	J	K	C	Qn+1		/Qn+1
Асинхронная установка	0	1	Х	Х	Х	1		0
Асинхронный сброс	1	0	Х	Х	Х	0		1
Неопределенность	0	0	Х	Х	Х	X		X
Загрузка "1" (установка)	1	1	1	0	_/\_	1		0
Загрузка "0" (сброс)	1	1	0	1	_/\_	0		1
Переключение	1	1	1	1	_/\_	/Qn		Qn
Хранение (нет изменений)	1	1	0	0	_/\_	Qn		/Qn

Когда на входы /S и /R поданы напряжения высокого уровня, в триггер можно загружать информацию от входов J и K или хранить ее (см. таблицу состояний). Каждый из входов J и K снабжен логическим элементом 3И, т.е. микросхема ТВ1 имеет три входа J и три входа K. Вход синхронизации C инверсный динамический. Состояния двухступенчатого триггера переключаются фронтом и спадом положительного импульса, подаваемого на вход синхронизации C. Информация со входов J и K загружается в триггер первой ступени (элементы DD1.3 и DD1.4), когда напряжение входа C изменяется от низкого уровня к высокому (по фронту) и переносится в триггер второй ступени по отрицательному перепаду импульса синхронизации (по спаду). Сигналы на входах J и K не должны изменяться, если на входе /C присутствует напряжение высокого уровня. Состояния выходов Q и /Q будут неопределенные, если на входы /S и /R одновременно подать напряжение низкого уровня, т. е. комбинация сигналов /S=/R=0 является запрещенной.

Микросхемы ТВ6 и ТВ9, ТВ10 и TB11 содержат по два JK-триггера с общим выводом питания (рис. 2.52).

  Рис. 2.52. Структура, условное обозначение и цоколевка микросхем ТВ6, ТВ9;

  Рис. 2.52a. Структура, условное обозначение и цоколевка микросхемы ТВ10;

Вход синхронизации С у всех триггеров инверсный динамический, поэтому данные от входов J и К переносятся на выходы Q и /Q по отрицательному перепаду импульса С. Когда импульс на входе С переходит от высокого уровня к низкому, сигналы на входах J и К не должны изменяться. Информацию от входов J и К следует загружать в триггер, когда на входе С присутствует напряжение высокого уровня.

У триггеров микросхемы ТВ6 нет входа предварительной установки /S, поэтому в таблице состояний (комбинированного JK-триггера) необходимо исключить первую строку (асинхронную установку 1). Если на вход /R будет подано напряжение низкого уровня, то входы J, К и С не действуют.

У триггеров микросхемы ТВ10 нет входа предварительного сброса /R, поэтому в таблице состояний комбинированного JK-триггера необходимо исключить вторую строку (асинхронный сброс 0).

Для микросхем ТВ6 и ТВ10 в таблице состояний не имеет смысла и третья строка, т. к, они имеют только по одному асинхронному входу (либо /S, либо /R). Триггеры микросхемы ТВ11 в отличие от триггеров микросхемы ТВ9 имеют две общие цепи управления: вход синхронизации /С и асинхронный вход сброса /R (рис. 2.53).

  Рис. 2.53. Условное обозначение и цоколевка микросхемы ТВ11

Микросхемы ТВ14 и ТВ15 содержат по два комбинированных JK-триггера, которые запускаются положительным перепадом импульса синхронизации, т. е. вход С прямой динамический. Отличительной особенностью триггеров данных микросхем является то, что второй информационный вход /К - инверсный, поэтому очень легко такие JK-триггеры превращать в D-триггеры (рис. 2.54).

  Рис. 2.54. Структура ТВ15, условные обозначения и цоколевки ТВ14 и ТВ15

Состояние таких триггеров приведено в табл. 2.28.

Таблица 2.28. Состояния триггера ТВ15
Режим работы	Входы						Выходы
	/S	/R	J	/K	C	Qn+1		/Qn+1
Асинхронная установка	0	1	X	X	X	1		0
Асинхронный сброс	1	0	X	X	X	0		1
Неопределенность	0	0	X	X	X	1		1
Загрузка "1" (установка)	1	1	1	0	_/\_	1		0
Загрузка "0" (сброс)	1	1	0	1	_/\_	0		1
Переключение	1	1	1	0	_/\_	/Qn=1		Qn=0
Хранение (нет изменений)	1	1	0	1	_/\_	1		0

Основные параметры триггеров ТТЛ приведены в табл.2.20.

Мультивибраторы

В составе серий ТТЛ имеется ряд ждущих и управляемых по частоте мультивибраторов. Они позволяют формировать синхронизированные последовательности импульсов, импульсы заданной длительности, расширить длительность коротких импульсов, отмерить интервалы времени до единиц минут, построить схемы фазовой автоподстройки [1, 2].

Микросхема АГ1 представляет собой одноканальный ждущий мультивибратор (одновибратор). Внутренняя структура, цоколевка и условное обозначение приведены на рис. 2.55, а, б,в.

  Рис. 2.55. Микросхема АГ1: а - структура; б - условное обозначение; в - цоколевка.

Микросхема АГ1 содержит внутреннюю ячейку памяти, выполненную на триггере с двумя выходами Q и /Q (выводы 6 и 1). На входе триггера имеется логический элемент 2И-НЕ и элемент Шмитта, т. е. триггер имеет три входа управления. Входы /A1 и /A2 инверсные (активный уровень-низкий), а вход В - прямой (активный уровень- высокий).

По входу В осуществляется прямой запуск триггера. Сигнал сброса, т. е. переключение триггера в новое состояние (окончание импульса), формируется с помощью RC-цепи: времязадающий конденсатор Ст подключается между выводами 10 и 11, а резистор Rт подключается от вывода 11 к шине питания Uи.п=5 В (вывод 14). Между выводами 11 и 9 внутри микросхемы имеется интегральный резистор Rвн ~2кОм.

График зависимости длительности выходного импульса Tи.вых от номиналов Rт и Ст представлен на рис. 2.55, г, а также Ти.вых можно определить по формуле Tи.вых ~ 0.7СтRт.