Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
53
Добавлен:
11.05.2015
Размер:
1.07 Mб
Скачать

11

Методы верификации проектов СБИС

Метод двоичного моделирования цифровых структур

Метод событийного

Вектор №1 – (1111111); Вектор №2 – (0111111).

Если при итерационном моделировании необходимо рассчитать не менее 12 конъюнкторов, то при

событийном только 1 – элемент А6, так как только на данном элементеФизикапоявляетсякомпьютеровсобытие. 2010. Л.Апри. воздействии

Золоторевич

на схему второго вектора.

12

Методы верификации проектов СБИС

Метод двоичного моделирования цифровых структур

!!! Применение двоичной логики для представления значений логических сигналов в цепях схемы не

позволяет прямым образом обнаружить и проанализировать появление явлений состязаний, так как булева алгебра не имеет средств для учета задержек на срабатывание логических элементов.

С помощью двоичного моделирования можно установить правильность конечного логического состояния в комбинационных цепях устройства. Однако состязания двоичным моделированием не определяются.

Рассмотрим особенности и недостатки метода двоичного моделирования на примерах логической схемы, реализующей функцию логического

формирователя сигналовФизика компьютеров. . 2010. Л.А.

Золоторевич

13

Метод двоичного моделирования цифровых структур

Исследование метода двоичного моделирования

Рассмотрим фрагмент схемы логического формирователя (ЛФ)сигнала.

Приведенный фрагмент схемы в схемах «с динамическим управлением сигнала». Особенность данного

том, что при «простом» (из 0 в 1) переключе- нии сигнала на входе схемы на ее выходе

формируется импульсный сигнал короткой длительности. Рассмотрим функционирование данной структуры. Для этого рассмотрим влияние на работу схемы задержки сигнала в элементах.

Исследование свойств задержки элемента.

Известно, что каждый физический элемент, реализующий некоторую функцию, имеет паразитную задержку на

срабатывание элемента. Задержка обладает сложными и

Физика компьютеров. 2010. Л.А.

не до конца исследованнымиЗолоторевичсвойствами. Известно, что она

14

Метод двоичного моделирования цифровых структур

Исследование свойств задержки элемента.

Во-вторых, она обладает свойством «инерциальной» задержки, которая не пропускает на выход сигнал, изменяющийся с частотой, выше некоторой частоты, свойственной данной Поэтому форма входного

может не совпадать.

Рассмотрим пример:

Здесь Y* - ожидаемое поведение инвертора отсутствии инерциальной задержки;

Y – поведение реального инвертора.

На рисунке частота

изменений входовФизика компьютеров. 2010. Л.А.

Золоторевич

превышает величину инерциальной задержки элемента.

15

Метод двоичного моделирования цифровых структур

Схемотехнический анализ фрагмента

Будем считать, что задержка на ние элемента существенно выше сигнала при его распространении связи. В логическом формирователе

сигналов при переключении входного

сигнала из 0 в 1 на входах элемента F на протяжении некоторого времени буду существовать две логические единицы. При этом длительность времени существования этой комбинации будет не меньше величины инерциальной задержки элемента. Поэтому на выходе сформируется сигнал логического нуля длительностью, равной величине задержки элемента А1.

При входном воздействии 1-0 на выходе данного

фрагмента сохранится состояние логической 1. Заметим, что при вычисленииФизикабулевойкомпьютеровфункции,. 2010. Л.Ареализуемой.

Золоторевич

схемой, функция будет «тождественная 1». Это говорит

16

Метод двоичного моделирования цифровых структур

ЛФ

Моделирование фрагмента при любых видах входных переключений сигнала (0-1 и 1-0) методом простых

итераций дает верныйФизика компьютероврезультат. 2010. . Л.А.

Золоторевич

Недостаток метода- невысокое быстродействие.

17

Метод двоичного моделирования цифровых структур

Недостатки метода двоичного

итерациями Зейделя.

В ряде случаев метод итерацион ного моделирования Зейделя может дать менее точные таты по сравнению с методом простой итерации.

Физика компьютеров. 2010. Л.А. Золоторевич

18

Методы верификации проектов СБИС

Метод Эйхельбергера моделирования цифровых структур

Метод основан на применении Лукасьевича

Физика компьютеров. 2010. Л.А. Золоторевич

19

Методы верификации проектов СБИС

Метод Эйхельбергера моделирования

Золоторевич

20

Методы верификации проектов СБИС

Метод Эйхельбергера моделирования цифровых структур

Как и при использовании двоичной модели сигнала здесь логическое состояние 0 соответствует низкому уровню сигнала в случае применения положительной логики и 1 – высокому уровню сигнала (при отрицательной логике наоборот).

Под состоянием ½ (X) здесь понимается:

1)Состояние начальной неопределенности; 2)Состояние плавного перехода из 0 в 1 и из 1 в 0; 3)Состояние неплавного перехода из 0 в 1 и их 1 в 0 (состояние динамического риска сбоя); 4)Состояние статического риска сбоя.

ПРИМЕЧАНИЕ:

Неопределенное состояние сигнала в литературе

Физика компьютеров. 2010. Л.А.

обозначается как ½, илиЗолоторевичX.

Соседние файлы в папке Лекции в БГУИР