БГУИР---2012 / Лекции в БГУИР / FK5

1

Методы верификации проектов СБИС

Алгоритмическая устойчивость цифровых устройств

Алгоритмической устойчивостью цифровых схем

будем называть ее свойство правильно воспроизводить предписанный алгоритм функционирования в условиях влияния конструктивно-технологических факторов и дестабилизирующих воздействий внешней среды.

К таким факторам относят вариации задержек выполнения операций в логических элементах, задержек сигналов в линиях связи, наводки паразитных сигналов.

Дестабилизирующие воздействия внешней

среды выражается в основном в изменении

температуры и напряжении источника питания и приводят к расширению диапазона вариации задержек выполнения операций в логических элементах и поэтому

могут быть сведеныФизикак расширениюкомпьютеров. 2010диапазона. Л.А. влияния

Золоторевич

конструктивно-технологических факторов.

4

Методы верификации проектов СБИС

Алгоритмическая устойчивость цифровых устройств

На выходе схемы при изменении сигнала на входе из 1 в 0 может появиться ложный сигнал 1-0-1, если линия распределения сигнала через логический элемент А2 не

только выиграет состязание у второй линии, на выиграет его на достаточный для переключения логического элемента А4 промежуток времени.

Таким образом, одним из факторов, определяющих алгоритмическую устойчивость, является эффект состязания сигналов. Определим это понятие и связанные с ним явления.

Состязаниями сигналов называется процесс их

распределения в различных цепях цифровых устройств при существовании разбросов временных задержек этих

путей. Физика компьютеров. 2010. Л.А.

АлгоритмическимЗолоторевичпереходом называется

5

Методы верификации проектов СБИС

Алгоритмическая устойчивость цифровых устройств

Неалгоритмическим переходом называется

изменение сигнала на выходе логического элемента, не предусмотренного алгоритмом его работы.

Опасными называют такие состязания,

которые могут привести к неалгоритмическому переходу в устройстве при заданных условиях его работы.

Неопасными называют такие состязания,

которые не могут привести к неалгоритмическому переходу при заданных условиях работы устройства.

Схемой, свободной от влияния опасных

состязаний, называется такая цифровая структура, в

которой неалгоритмический переход, возникший в части

схемы из-за опасныхФизикасостязаний,компьютеров. 2010не.изменяетЛ.А. алгоритм работы схемы в целом приЗолоторевичзаданных условиях его

6

Методы верификации проектов СБИС

Классификация состязаний сигналов

Существует подробная классификация состязаний сигналов:

1)по месту возникновения

а) состязания между входными сигналами схемы; б) состязания между входными сигналами и

сигналами

вконтурах обратной связи;

2)по характеру проявления

а) статические, сопутствующие переходным процессам, которые

заканчиваются тем же логическим состоянием сигнала;

б) динамические, в результате которых конечное значение сигнала

является противоположным исходному;

3) по последствиямФизика компьютеров. 2010. Л.А. Золоторевич

а) критические, то есть влияющие на правильность

7

Методы верификации проектов СБИС

Классификация состязаний сигналов

4)по вызывающей их причине

а) функциональные (из-за неодновременного изменения входных

сигналов); б) логические (из-за различных задержек

распространения сигналов в цепях схемы).

Важнейшей задачей проектирования цифровых схем является обеспечение их устойчивости к влиянию различных видов состязаний сигналов.

Учитывая отсутствие формальных методов синтеза цифровых структур большой размерности при их проектировании необходимо широко применять

различные средстваФизика компьютеровдля верификации. 2010. Л.А. проекта.

Золоторевич

8

Методы верификации проектов СБИС

Метод двоичного моделирования цифровых структур

Двоичная модель логической схемы ЦУ состоит из логических моделей составляющих схему элементов. Порядок вычисления логических функций элементов

зависит от принятого метода моделирования:

Метод простых итераций: на каждой

итерации моделируются (вычисляются логические значения функций) все элементы структуры в некотором определенном заранее порядке. Требуется проведения такого числа итераций, чтобы на некоторой i – й итерации

были получены значения функций всех элементов, равные

Физика компьютеров. 2010. Л.А.

их значениям на предыдущейЗолоторевичитерации. При этом на

каждой итерации значения аргументов выбираются с

9

Методы верификации проектов СБИС

Метод двоичного моделирования цифровых структур

Метод простых итераций (пример)

Метод итераций Зейделя:

от метода простых итераций отличается лишь тем, что при

10

Методы верификации проектов СБИС

Метод двоичного моделирования цифровых структур

Метод событийного моделирования:

Моделируются не все элементы структуры, а только те, на

входах которых появилось событие. Под событием понимается

изменение логического состояния сигнала хотя бы на

одном из Физика компьютеров. 2010. Л.А.

Золоторевич

входов.