БГУИР---2012 / Лекции в БГУИР / FK13-Функциональные блоки компьютера. Чвсть 3
.ppt
11
Сумматоры (прдлж)
Для построения 32 – разрядного сумматора необходимо иметь 32 полных одноразрядных сумматоров. Перенос производится в соседний старший бит.
Перенос в самый младший бит соединяется с 0.
Такой сумматор называется параллельным сумматором с последовательным переносом. При прибавлении 1 к
му
Быстродействие такого сумматора определяется временем
суммированияФизикав разрядекомпьютеровсумматора2011 и временем
распространенияЛ.А.переносаЗолоторевичпоследовательно по всему
12
Сумматоры (прдлж)
Последовательный двоичный сумматор
Последовательный двоичный сумматор содержит три n
–разрядных регистра сдвига: регистры слагаемых А
иВ, регистр суммы S
итриггер
Физика компьютеров 2011 Л.А.Золоторевич
13
Сумматоры (прдлж)
1)Суммируемые числа загружаются сначала в регистры А и
В.
2)Затем со скоростью 1 разряд за один такт происходит выталкивание по одному разряду из регистров А и В на последовательный выход и попадание их на вход ПОС.
3)Одновременно происходит суммирование и заталкивание одного разряда через последовательный вход в регистр S.
4)Единица переноса запоминается в D - триггере, чтобы с
задержкой на один такт принять участие в суммировании следующего разряда.
5)
Физика компьютеров 2011 Л.А.Золоторевич
Сумматоры (прдлж) |
|
|
14 |
|||
|
|
|
||||
C |
|
|
|
|
|
|
RG |
an an-1 |
. . . a1 a0 |
0 an |
an-1 … a1 |
0 0 an an-1 … a2 |
|
A |
||||||
|
|
|
|
|
||
RG |
bn bn-1 |
. . . b1 b0 |
0 bn |
bn-1 … b1 |
0 0 bn bn-1 … b2 |
|
B |
||||||
|
|
|
|
|
||
RG |
00 . . . 0 |
s0 |
0 . . . 0 |
s0 s1 … 0 |
||
S |
||||||
|
|
|
|
|
||
cr |
|
0 |
|
p0 |
p1 |
|
a |
|
a0 |
|
a1 |
a2 |
|
b |
|
b0 |
|
b1 |
b2 |
|
CR |
|
p0 |
|
p1 |
p2 |
|
S |
a0 + b0 |
|
a1+ b1 |
a2 + b2 |
||
|
Физика компьютеров 2011 |
|
||||
|
|
Л.А.Золоторевич |
|
|
||
15
Сумматоры (прдлж)
Двоично-десятичные сумматоры
Сумматоры этого типа осуществляют сложение чисел, представленных двоично-десятичными тетрадами:
0 – 0000, 1 – 0001, . . . 8 – 1000, 9 – 1001.
Выполним сложение двух тетрад на базе двоичного сумматора.
Рассмотрим несколько случаев.
Случай 1.
Если полученная сумма находится в пределах 0÷9 (0000 ÷ 1001), то суммирование десятичных чисел осуществляется как и при суммировании двоичны чисел.
Случай 2.
Если полученная сумма в пределах 10 ÷ 15, то в этом случае сигнал переноса четырехразрядный двоичный сумматор еще не формирует.
Чтобы привести результат к нормальному виду необходимо
принудительноФизика компьютероввыработать2011сигнал переноса и
уменьшить результатЛ.А.Золоторевична 10.
16
Сумматоры (прдлж)
Вычитание числа 10 заменим сложением в дополнительном коде:
10 10102 01012 +12 = 01102 = 610
То есть к полученному результату необходимо прибавить число 6.
Случай 3.
Если происходит переполнение разрядной сетки четырехразрядного двоичного сумматора, то есть результат больше 15, то уносит значение 16 первичной сумме
Вариант схемы двоично-десятично сумматора
Физика компьютеров 2011 Л.А.Золоторевич
17
Сумматоры (прдлж)
Двоичная сумма получается в первом сумматоре. Для коррекции результата используется второй сумматор. Для этого:
Подключаем выходы первого сумматора к входам второго сумматора
|
|
|
|
Si |
|
на ai. |
||
Добавим блок диагностики на |
|
Случай 2: |
|
|
||||
переполнениеS3 S2 |
. ЭтотS1 |
блокS0 |
|
S3S2=1 |
|
|
||
должен выявить следующие |
|
|
|
|||||
10 |
1 |
0 |
1 |
0 |
|
|
|
|
Случай 2: |
10÷15 |
1 |
|
|
|
|||
11 |
1 |
0 |
1 |
|
или |
|
|
|
12 |
1 |
1 |
0 |
0 |
|
|
|
|
|
S3S1=1 |
|
|
|||||
13 |
1 |
1 |
0 |
1 |
|
|
|
|
14 |
1 |
1 |
1 |
0 |
|
|
|
|
|
Эти условия в |
|
|
|||||
15 |
1 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
схеме |
|
|
|
|
|
|
|
|
диагностируютс |
|
|
|
|
|
|
|
|
я |
|
|
|
|
|
|
|
|
конъюнкторами |
|
|
|
|
Физика компьютеров |
|
2011 |
|
|
||
|
|
|
|
|||||
|
|
|
Л.А.Золоторевич |
|||||
18
Сумматоры (прдлж)
Одноразрядный накапливающий сумматор
+ A - аккумулятор)
(S = S
Выше рассматривались комбинационные схемы одноразрядного сумматора. Основное свойство таких
схем:
Результат Si теряется, как только мы снимаем входные
импульсы ai, bi и pi-1.
Как быть, если Si необходимо сохранить? - На выходе ставим регистр для сохранения результата.
Одноразрядный накапливающий сумматор – это логическая схема в которой исходные коды ai,bi и pi- 1 в
виде входных сигналов поступают на вход, последовательно суммируются и сохраняются на выходе
после снятия входных сигналов.
Физика компьютеров 2011
Схема накапливающегоЛ.А.Золоторевичсумматора строится на
Сумматоры (прдлж) |
19 |
|
|
|
|
|
|
|
В этой схеме предварительно триггер очищается, то есть Si =0 S i(t0)=0
Затем сигналы ai(t1), bi(t2), pi-1(t3) поступают
последовательно в моменты времени t1, t2, t3
0< t1 < t2 < t3):
1)t0 В момент времени t0 сигнал Ct0 поступает на
вход триггера R и гасит его – Si(t0) = 0.
2)t1 В момент времени t1 сигнал Ct1 пропускает ai
на вход T – триггера: Si(t1) = ai Si(t0) = ai 0 = aiсоответственно
3)t2 В момент времени t2 сигнал Ct2 пропускает bi
на вход TФизика– триггера:компьютеровSi(t2)2011= bi Si(t1) = bi ai.
t Лвремени.А.Золоторевичсигнал пропускает p4) В момент
20
Сумматоры (прдлж) – рассмотреть по желанию
Ниже приведена схема накапливающего сумматора с блоком выработки сигнала переноса pi.
Сигнал переноса задается формулой:
Pi = ai۰bi + ai۰pi-1 + bi۰pi-1 = ^(ai bi)۰bi + (ai bi)۰pi-1 =
^Si(t2)۰bi + Si(t2)۰pi-1
Добавленный блок (добавленные в схему цепи выделены коричневы
Физика компьютеров 2011 Л.А.Золоторевич