Параллельно-последовательные регистры 45 (прдлж).
В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия.
Они могут быть использованы для преобразования
кодов
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
|
46 |
|
Параллельно-последовательные |
|||||
|
|||||
регистры (прдлж). |
|
|
|
||
Преобразование последовательного кода в |
|
||||
параллельный. |
|
|
|
||
Серией |
|
|
|
|
|
|
последовательный |
|
|||
код |
|
|
|
|
|
|
|
|
|
|
|
Преобразование параллельного кода в
последовательный.
По параллельному входу заносим код в регистр
одним тактовым импульсом. Затем серией
Физика компьютеров 2011
тактовых импульсовЛ.Авыталкиваем.Золоторевич код на
|
47 |
|
Параллельно-последовательные регистры |
||
|
||
(прдлж). |
|
В приведенной схеме регистра происходит разрушение данных. Если данные
применяют прием
Если В=1, то нижний конъюнктор закрыт. Последовательный код поступает в регистр через верхний конъюнктор в схему ИЛИ на вход первого разряда и записывается по импульсу при С=1.
Для выдачи двоичного числа из регистра последовательным кодом установим В=0 и подадим серию импульсов С=1. При этом последовательный код поразрядно выдается на последовательный выход регистра и одновременно (по обратной связи) поступает на вход регистра сдвига.
После n - тактов n - разрядный код будет поступать на последовательный выходФизикаи одновремкомпьютеровнно поступит2011 в регистр через последовательный вход. Л.А.Золоторевич
48
Комбинационная схема сдвига
Схема сдвига, содержит 8 входов - Di и 8 выходов -
Si.
Восемь входных битов подаются на линии D0, …, D7.
Выходные данные, которые представляют собой
входные данные, сдвинутые на 1 бит, поступают на
линии S , …, S .
0 Физика7 компьютеров 2011
Линия управленияЛ.А.СЗолоторевичопределяет направление
49
Комбинационная схема сдвига (прдлж)
►Чтобы понять, как работает такая схема, рассмотрим пары вентилей И (кроме крайних вентилей).
►Если С=1, правый член каждой пары включается, пропуская через себя соответствующий бит.
►Так как правый вентиль И соединен с входом вентиля ИЛИ, который расположен справа от этого вентиля И, происходит сдвиг вправо.
►Если С=0, включаетсяФизика компьютеровлевый вентиль2011 И из пары, и тогда
происходит сдвиг Лвлево.А.Золоторевич.
Выполнение поразрядных микроопераций в 50 регистрах
Выполнение логических операций OR, AND, XOR
(содержательная обработка двоичных кодов) возможна при пересылке двоичного кода из одного регистра в
другой.
Другими словами, при пересылке кода из одного регистра в другой выполняется команда формата
RG1 op RG2 RG2
Логическое сложение двух n - разрядных кодов выполняется путем передачи слова в прямом коде из
RG1 в RG2 (на входы S триггеров регистра) через параллельный вход без предварительной установки RG2
в нулевое состояние.
Логическое умножение выполняется путем передачи слова из RG1 в инверсном коде в RG2 (на входы R
триггеров регистра) без предварительной очистки RG2.
Физика компьютеров 2011
Исходные данные:Л.ПервоеА.Золоторевичслово в RG1. Второе слово в
|
51 |
|
Логические операции OR и AND |
||
|
Приведем структурную схему.
С целью упрощения рассмотрим фрагмент схемы на два разряда и без синхронизации и занесения кода в регистр
Физика компьютеров 2011 Л.А.Золоторевич
Логические операции OR и AND |
52 |
|
OR
Подадим команду (10) [ OR=1, AND=0]
Тогда прямой код
из регистра RG1 через конъюнктор попадет на вход S триггера регистра RG2.
Вход RRG2=0. Рассмотрим два случая
1.Если ak=0, то на вход k-го триггера RG2 поступит: SRG2=0, RRG2=0. Это режим хранения.
Значит на выходе будем иметь
0 + bk = bk или ak + bk = bk, так как ak=0.
2. Если ak=1, то на вход k-го триггера RG2 поступит:
SRG2=1, RRG2=0. Это режим записи. Значит на выходе будет логическая единица. То есть реализована операция 1 + bk = 1 или ak + bk = ak, так как ak=1.
Физика компьютеров 2011
Т. О. для каждогоЛ.А.разрядаЗолоторевичвыполнена
Логические операции OR и AND (прдлж) |
53 |
|
AND
Подадим команду (01) [OR=0, AND=1]
Тогда обратный код
из регистра RG1 через конъюнктор попадет на вход R триггера регистра RG2.
Вход SRG2=0.
Рассмотрим два случая
1.Если ak=0, то ^ak=1 и на входы k-го триггера RG2 поступит: SRG2= 0, RRG2= 1. Это код гашения. Значит на выходе будем иметь
0 * bk = 0 или ak * bk = ak, так как ak=0.
2. Если ak=1, то ^ak=0 и на вход k-го триггера RG2 поступит:
SRG2= 0, RRG2= 0. Это режим хранения.
То есть реализованаФизика компьютеровоперация2011* bk = bk или ak * bk = bk, так как ak=1Л..А.Золоторевич
Логическая операция XOR |
54 |
|
Поразрядное сложение двух двоичных слов выполняется путем передачи двоичного слова в прямом коде из RG1 на счетные входы T- триггеров регистра RG2, без
предварительной регистра
RG2.
Подадим единичный сигнал на вход XOR.
Прямой код ak из регистра RG1 попадет на вход Т- триггера регистра RG2.
Если ak |
= 0, то на входе триггера RG2 ТRG2=0, и Т-триггер не |
|||
меняет своего состояния. Значит 0 xor bk = bk |
|
|||
|
|
Физика компьютеров 2011 |
Т =1, и значит |
|
|
Если а = 1, то на входе триггера регистра RG2 |
|||
к |
Л.А.Золоторевич |
RG2 |
||
|
||||