Характерные черты PC –совместимого компьютера |
24 |
1)Процессор семейства INTEL;
2)Единая система распределения пространства адресов памяти между оперативной стандартной (conventional Memory), служебной памятью периферийных адаптеров, постоянной и расширенной оперативной памятью;
1)Унифицированное распределение адресов пространства ВВ-ВЫВ
с фиксированным положением обязательных портов;
1)Система аппаратных прерываний;
2)Система прямого доступа к памяти (связь с ВНУ без отвлечения процессора);
1)Набор системных устройств и интерфейсов ВВ-ВЫВ;
2)Унифицированные шины расширения;
3)Базовая система ВВ-ВЫВ.
Физика компьютеров 2011 Л.А. Золоторевич
Характерные черты PC –совместимого компьютера |
25 |
Компьютер функционально имеет 3 основные части:
процессор и сопроцессоры (математические, графические, ввода- вывода);
память (внутренняя и внешняя);
периферийные устройства.
Отличия Pentium от предшественников
1) Получила дальнейшее развитие конвейеризация вычислений: увеличено до 5 и более ступеней конвейера;
2)Включено новое устройство – предсказание переходов. Для этого имеется специальный буфер адреса перехода, который хранит данные
опоследних 256 переходах; применяются статический и динамический методы предсказания переходов. Эффективность до 90%;
3)Разделена КЭШ – памяти на КЭШ – памяти команд и
КЭШ – памяти данных;
4) Адресная шина процессора 32-битная, а шина данных 64-битная.
Физика компьютеров 2011 Л.А. Золоторевич
Pentium P5 |
26 |
1995 г. – выпущен.
Главная задача при разработке архитектуры Р5 - процессор должен выполнять 2 команды за такт. 3 млн транзисторов.
суперскалярная архитектура;
удвоенная 64-разрядная ШД;
поддержка многопроцессорности;
усовершенствованный высокопроизводительный блок с плавающей запятой;
раздельные КЭШ команд и данных;
наличие блока предсказания перехода;
усовершенствованный контроль функционирования;
средства управления энергопотреблением;
мониторинг производительности.
Физика компьютеров 2011 Л.А. Золоторевич
Структурная схема Р5 |
27 |
Физика компьютеров 2011 Л.А. Золоторевич
Структурная схема Р5 |
28 |
С помощью 64-разрдной ШД процессор может одновременно считывать и записывать 2 операнда или результата. Поэтому скорость обмена с памятью 528 Mb/s. Отсюда производительность процессора в 2.5 раза превышает производительность предыдущих.
Системная шина данных может работать в конвейерном режиме: при передаче данных по ШД, ША не простаивает, по ней можно передавать адрес следующего операнда.
Для хранения данных на кристалле используется раздельные типы КЭШ –
данных и команд.
КЭШ команд и данных реализуют гарвардскую архитектуру.
Физика компьютеров 2011 Л.А. Золоторевич
Структурная схема Р5 |
29 |
U – основной конвейер, V - подчиненный конвейер команд. |
|
Цикл выполнения команды содержит следующие фазы выполнения: |
|
PF1 - предварительная выборка команд в буфер; |
|
D1 – декодирование кода команды; |
|
|
|
D2 – декодирование адреса операнда; |
|
EX – выполнение операции в АЛУ; |
|
WR – запись результата в ROM или КЭШ; |
|
FPU – конвейер плавающей запятой, использует 3 первых ступени целочисленного конвейера U (PF1,D1,D2), после чего выполнение команды продолжается на 5 дополнительных ступенях FPU:
EX – чтение операнда из стека КЭШ
X1 - фаза 1 использования плавающей команды;
X2 - фаза 2 использования плавающей команды;
WF - округление и запись результата в POH;
ER - ошибка, сообщение о наличии ошибок.
Физика компьютеров 2011 Л.А. Золоторевич
Структурная схема Р5 |
30 |
Наибольшая эффективность конвейера достигается, когда каждый такт на вход конвейера поступает новая команда, на выходе - очередной результат.
Длина конвейера существенно определяет производительность.
При появлении команды перехода или ветвления на входе конвейера процессор узнаёт о необходимости перехода или ветвления команды. Тогда все предыдущие ступени необходимо сбросить. Происходит сброс конвейера и его новая загрузка (потеря 4-х тактов).
Если подобный переход циклически повторяется много раз, происходит существенное замедление работы. Для исключения лишних проскальзываний конвейера используется механизм предсказания
переходов.
В ТАБП (таблица предсказания переходов ) – содержащей 256 строк, в каждой строке записывается адрес команды перехода и «куда переходить».
Когда в буфер команд попадает команда перехода она контролируется ТАБП и если в таблице имеется такой переход и бит перехода установлен в 1, тогда совершается переход.
Физика компьютеров 2011 Л.А. Золоторевич
Структурная схема Р5 |
31 |
В конце каждого конвейера U и V после WR имеется 2 буфера – по одному для U и V на 4 байта, что позволяет продолжать вычисления после команды записи данных в память даже если ШД занята в это время.
Контроллер шины в дальнейшем освобождает буфер, передавая его содержимое в память.
Конвейер U является главным, V – второстепенным. Значит команда, поступающая на вход U может спариваться с командой, подаваемой на конвейер V, существует правило объединения этих команд.
Физика компьютеров 2011 Л.А. Золоторевич
Слово состояния процессора |
32 |
В ходе функционирования процессора постоянно меняется состояние его внутренних регистров. Если поступит запрос на прерывание выполнения основной программы или команда перехода к подпрограмме, которые приводят к изменению порядка выполнения программы, то для корректного возврата из подпрограммы в основную программу необходимо запомнить
состояние процессора.
Содержимое регистров, обеспечивающих восстановление состояния вычислительного процесса, составляет слово состояния программы или
процессора ССП (PSW- Program status word).
Чаще всего в информацию о состоянии процессора включают содержимое
счетчика команд, содержимое регистра признаков и аккумулятора.
Слово состояния обычно сохраняют в специально отведенной области памяти ЭВМ или стековой памяти. Сохранение производится автоматически (т.е. аппаратно) в начале обслуживания запроса на прерывание программы. Другие регистры процессора могут быть сохранены и восстановлены программным путем.
Физика компьютеров 2011 Л.А. Золоторевич
Виртуальная память |
33 |
Виртуальная память - это
Программно-аппаратное средство расширения пространства памяти, представляемой программе в качестве оперативной.
Физически реализуется с помощью оперативной и дисковой памяти под управлением операционной системы.
Виртуальное пространство памяти разбито на страницы фиксированного размера. В физической памяти присутствует лишь часть из них. Остальные находятся на диске, откуда ОС может программно организовать замещение страниц, называемое свопингом (swapping).
Физика компьютеров 2011 Л.А. Золоторевич