|
1 |
|
Счетчики |
||
|
Счетчик представляет собой электронное устройство, предназначенное для подсчета числа сигналов поступающих на вход и фиксации этого числа в виде многоразрядного двоичного кода, хранящегося в триггерах.
Классификация счетчиков:
По основанию системы счисления.
Это двоичные счетчики, которые суммируют от 0 до 2**n-1, а затем переполнение и нуль.
Десятичные счетчики (декадные) суммирование от 0000 до 1001 (9), после чего переход в нуль.
По целевому назначению.
►Простые (суммирующие и вычитающие).
В простых счетчиках переход от состояния к состоянию только в одном направлении.
-Суммирующие – счет в прямом направлении.
-Вычитающие – счет в обратном направлении. ►Реверсивные. Реверсивные счетчики предназначены
для работы как в режиме сложения так и в режиме
вычитания. Физика компьютеров 2011
Л.А.Золоторевич
|
2 |
|
Классификация счетчиков (прдлж): |
||
|
По принятой модели проектирования -
Асинхронные и синхронные счетчики.
В синхронных счетчиках сигналы от разряда к разряду передаются принудительно под управлением тактовых сигналов.
В асинхронных счетчиках естественным путем.
По способу организации цепей переноса между разрядами:
счетчики с последовательным переносом;счетчики с параллельным переносом;счетчики с комбинированным переносом
(частично-параллельным);счетчики со сквозным переносом.
Физика компьютеров 2011 Л.А.Золоторевич
|
3 |
|
Счетчики (прдлж) |
||
|
В общем случае счетчик имеет один вход и n -
выходов, где n-количество разрядов. Отсюда счетчик имеет М=2**n устойчивых состояния, включая нулевое.
Счетчик установленный в некоторое состояние будет сохранять его до тех пор, пока на вход его не поступит
следующий импульс, который переведет счетчик в другое (следующее) состояние.
Каждому состоянию счетчика можем поставить в соответствие порядковый номер; 0, 1, 2, 3, . . . 2**n – 1
Другими словами, если в момент времени t счетчик находился в k состоянии, то оно определяет число
поступивших на вход счетчика сигналов.
Пусть на вход счетчика подали «М»-ый входной сигнал, тогда на выходе возникает сигнал переполнения и счетчик возвращается в начальное состояние. То есть счет осуществляется по модулю М.
Такой счет будем называть циклическим.
Физика компьютеров 2011 Л.А.Золоторевич
|
4 |
|
Счетчики (прдлж) |
||
|
||
Двоичный суммирующий счетчик |
|
Двоичные счетчики чаще всего строят на основе Т-триггеров, поскольку триггеры этого
типа могут и хранить свое состояние и суммировать с ним по модулю 2 входной сигнал.
Двоичный n- разрядный счетчик содержит n Т- триггеров, его емкость М=2**n
Таблица переходов трехразрядного счетчика
Вхо |
|
|
|
Состояния |
|
|
|
|
||
д |
|
|
|
|
|
|
|
|
Режим |
|
x |
00 |
00 |
01 |
01 |
10 |
10 |
11 |
111 |
||
|
||||||||||
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
|
0 |
00 |
00 |
01 |
01 |
10 |
10 |
11 |
111 |
Хранение |
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
||||
1 |
00 |
01 |
01 |
10 |
10 |
11 |
11 |
000 |
Счет |
|
|
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
|
|
Физика компьютеров 2011 Л.А.Золоторевич
|
5 |
|
Двоичный суммирующий счетчик (прдлж) |
||
|
Рассмотрим функциональную схему простейшего двоичного суммирующего счетчика с последовательным переносом, реализованного на трех
За исходное состояние счетчика принято Q0=Q1=Q2=0 (ноль).
Введена специальная шина «сброс счетчика», которая переводит его в исходное (начальное ) состояние.
Мы имеем последовательную цепочку из трех двухступенчатых триггеров.
На выходах счетчика сигнал переноса формируется с
задержкой на один такт, если триггер двухступенчатый.
Отсюда нетрудноФизиказаметить,компьютеровчто каждый2011 последующий
Л.А.Золоторевич
триггер переключается в два раза реже предыдущего.
|
|
|
6 |
|
Двоичный суммирующий счетчик (прдлж) |
||||
|
||||
Приведем временные диаграммы (идеальные) |
|
|||
работы |
|
|
|
|
счетчика: |
|
|||
Таблица |
|
|
|
|
|
|
|
|
состояний |
|
|
|
|
|
|
|
|
Вход |
Q2 |
Q1 |
Q0 |
|
Условное |
|||
0 |
0 |
0 |
|
0 |
|
|||
обозначение счетчика |
||||||||
1 |
0 |
0 |
|
1 |
|
|
|
|
2 |
0 |
1 |
|
0 |
|
|
|
|
3 |
0 |
1 |
|
1 |
|
|
|
|
4 |
1 |
0 |
|
0 |
|
|
|
|
5 |
1 |
0 |
|
1 |
|
|
|
|
6 |
1 |
1 |
|
0 |
|
|
|
|
7 |
1 |
1 |
|
1 |
Физика |
|
Л.А.Золоторевич |
|
8 |
0 |
0 |
|
0 |
компьютеров 2011 |
|||
|
7 |
|
Двоичный вычитающий счетчик |
||
|
Рассмотренную выше схему двоичного суммирующего счетчика нетрудно переделать в асинхронный вычитающий счетчик с последовательным переносом. Для этого прямые выходы триггеров надо поменять на инверсные:
С целью упрощения линии сброса счетчика в нулевое состояние не показаны.
Физика компьютеров 2011 Л.А.Золоторевич
|
8 |
|
Реверсивные счетчики |
||
|
Рассмотрим один из вариантов введения в
последовательный асинхронный двоичный счетчик элемента «реверса»:
1.Если на управляющий сигнал «Упр» подать нуль, то на вход последующего триггера попадет прямой выход предыдущего.
Счетчик будет работать в режиме «Суммирование»
2.Если на «Упр» подать единицу, то на вход последующего триггера попадет инверсный выход
предыдущего.
Режим «Вычитание»
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
9 |
|
Реверсивные счетчики (прдлж) |
||||
|
||||
|
|
|
|
|
|
|
|
|
|
Схема с элементами управления реверсом должна быть доработана блоками установки начальных состояний как для суммирования (все нули или некоторое другое
исходное состояние), так и для вычитания (все единицы или другое) и переноса.
Недостатки:
При всей своей простоте асинхронный счетчик с
последовательным переносом имеет существенный недостаток:
имеет зависимость длительности переходного процесса от разрядности (происходит процесс накапливания
времени задержки сигнала с увеличением номера
Физика компьютеров 2011
триггера в счетчике). Л.А.Золоторевич
|
10 |
|
Двоичный счетчик с параллельным |
||
|
||
переносом |
|
Для повышения быстродействия счетчики реализуются с параллельным переносом, то есть применяют способ одновременного формирования сигнала переноса для всех разрядов.
На приведенном ниже примере исходного числа только в
причем младшие разряды
Недостаток схемы:
С увеличением количества счетчика увеличивается как количество конъюнкторов число входов на них.
Поэтому:
Разрядность счетчика с
параллельным переносомФизика компьютеров 2011
невелика. В микросхемах,Лкак.А.Золоторевичправило, равна четырем.
|
11 |
|
Счетчики с групповым переносом |
||
|
При большом числе разрядов, счетчик разбивают на группы. Внутри каждой группы строятся цепи
параллельного переноса, а между группами последовательный перенос. Так синтезируются
комбинированные счетчики (счетчики с частично- параллельным переносом).
Пример схемы 8-разрядного счетчика с частично- параллельным переносом:
Достоинства счетчика с параллельным переносом:
Если в схемах с последовательным переносом задержка сигнала накапливается с ростом числа триггеров, то в счетчиках с параллельнымФизика компьютеровпереносом2011задержка во
всех разрядах практическиЛ.А.Золоторевичодинакова и равна
|
12 |
|
Счетчики по произвольному модулю |
||
|
||
счета |
|
Способ исключения лишних состояний в двоичном счетчике.
Пусть необходимо построить счетчик с модулем К, где К≠2**n (0, 1, 2, . . . К-1).
Выберем двоичный счетчик М=2**n, разрядность которого обеспечивает выполнение условия
2**(n-1) < K < 2**n=M
Разность L=M-K даст нам число лишних состояний,
подлежащих исключению.
Напрашиваются два подхода: исключать лишние состояния можно как первые L, так и последние L.
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
|
13 |
|
Счетчики по произвольному модулю счета |
|||||
|
|||||
(прдлж) |
|
||||
Исключение первых L состояний: |
|
||||
В двоичный счетчик, перед началом счета |
|
||||
|
|
||||
загружается не нуль, |
|
||||
а дополнение К до 2**n. |
|
||||
Кодом конца счета в этом случае будет естественное |
|
||||
переполнение |
|
||||
счетчика (обнуление и сигнал переполнения). |
|
||||
|
|
||||
Сигнал переноса попадает на схему установки, которая |
|
||||
загружает в счетчик не нуль, а дополнение K до |
|
2**n. |
|
||
|
|
||||
|
|
|
|
|
|
Физика компьютеров 2011 Л.А.Золоторевич
14
Счетчики по произвольному модулю счета (прдлж)
Исключение последних L состояний:
Исходное состояние счетчика – нуль.
Схема дополняется блоком, который по состоянию выходов счетчика обнаруживает код конца счета К. После чего гасит счетчик и вырабатывает принудительно сигнал переноса – CR.
Сигнал гашения одновременно является и сигналом
«К -ичного» переноса CR.
Физика компьютеров 2011 Л.А.Золоторевич
15
Декадный счетчик
Возьмем четырехразрядный двоичный счетчик.
Очевидно, что двоичный счетчик имеет 6 лишних
состояний для организации на его основе десятичного
счетчика:
10=2**4 –(0*2**0 + 1*2**1 + 1*2**2 + 0*2**3)
Коэффициенты в скобках подобраны так, чтобы
получилось число 6 (10=2**4 – 6). 6 – число лишних
состояний.
До записи единицы вФизикачетвертыйкомпьютеровразряд2011счетчик работает как
двоичный. Л.А.Золоторевич
|
16 |
|
Шифраторы |
||
|
Шифратор (кодер)–это электронный кодирующий узел с n-входами и m –выходами, преобразующий унитарный позиционный код (0,0,…1,..0,0), где единица стоит на k месте, в двоичный код числа k.
Пример использования шифратора:
При вводе сигнала с клавиатуры каждому символу на клавиатуре соответствует на выходе свой двоичный код.
В устройствах ЭВМ широко используется
классический шифратор, в котором при подаче сигнала на один из входов, на выходе получаем
двоичный код номера этого входа.
Физика компьютеров 2011 Л.А.Золоторевич
|
17 |
|
Шифраторы (прдлж) |
||
|
Синтезируем шифратор для ввода только десятичных цифр с клавиатуры от 0 ÷ 9.
Для представления номера входа достаточно четырех двоичных разрядов. Значит надо синтезировать неполный
шифратор так как 2**4 > 10
Функционирование шифратора зададим следующей таблицей истинности (таблицей состояний):
По таблице строим ДНФ
Y3=X0 +X8 + X9 Y2=X4 + X5 + X6 + X7
Физика компьютеров 2011 Л.А.Золоторевич
|
18 |
|
Шифраторы (прдлж) |
||
|
Условное графическое обозначение шифратора:
Приоритетный шифратор
Приоритетный шифратор откликается на входной сигнал только одного провода, если одновременно нажимается более 1 кнопки. Например, выходной
код должен соответствовать номеру старшего входа
(по приоритету), получившего сигнал.
Физика компьютеров 2011 Л.А.Золоторевич
|
19 |
|
Дешифраторы |
||
|
Дешифратор (декодер) выполняет функцию
обратную шифратору.
Дешифратор – это электронный узел ЭВМ с m – входами и n -выходами, преобразующий m - разрядный код входного слова в сигнал 1 на одном их n - выходов.
В общем случае дешифратор имеющий “m” входов может иметь n=2**m выходов. Дешифратор использующий все выходы (2**m) называют полным, в противном случае – неполный.
Дешифраторы применяются
|
для декодирования кода микрокоманды; |
|
из регистра хранения адреса на вход |
|
дешифратора поступает код адреса, а на |
|
выходе будет активизирована шина, ведущая |
|
Физика компьютеров 2011 |
|
к заданной линейке блока памяти. |
|
Л.А.Золоторевич |
|
20 |
|
Дешифраторы (прдлж) |
||
|
Синтезируем схему простейшего полного дешифратора. Построим таблицу истинности при числе входов m = 3.
Запишем все функции, реализуемые дешифратором, в виде ДНФ:
Y0=^X2*^X1*^X0
Y1=^X2*^X1*X0
Y2=^X2*X1*^X0
Y3=^X2*X1*X0
Y4=X2*^X1*^X0
Y5=X2*^X1*X0
Y6=X2*X1*^X0
Физика компьютеров 2011 Л.А.Золоторевич
|
21 |
|
Дешифраторы (прдлж) |
||
|
Если на каждый конъюнктор добавить еще один
синхронизирующий вход “C”, то получится
синхронный дешифратор.
Условное графическое обозначение (УГО) декодера (дешифратора).
В многоступенчатом дешифраторе декодируемое слово разбивается на несколько подслов.Подслова дешифруются на отдельных дешифраторах, выходы которых подключаются на входы следующей ступени дешифратора.
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
22 |
|
Многоступенчатые дешифраторы (прдлж) |
|
|
|
|
|
|
|
Способ построения двухступенчатого дешифратора |
|
|
|
рассмотрим на следующем примере: |
|
|
|
Пусть необходимо дешифровать входной |
|
|
|
код А=а5а4а3а2а1а0. |
|
|
|
Это слова разбиваем на два подслова: а5а4а3 и |
|
|
|
а2а1а0. |
|
|
|
Подслово а5а4а3 дешифрируем на первой ступени |
|
|
|
(достаточно одного дешифратора). Выходы первой |
|
|
|
ступени будем использовать для стробирования |
|
|
|
дешифраторов второй ступени (а их нужно иметь уже |
|
|
|
8шт.) |
|
|
|
Подслово а2а1а0 поступает одновременно на все |
|
|
|
дешифраторы второй ступени. Однако дешифруется |
|
|
|
только на одном из восьми дешифраторов во второй |
|
|
|
ступени. То есть при декодировании любой кодовой |
|
|
|
комбинаци а2а1а0 выбирается только один из |
|
|
|
дешифраторов второй ступени. |
|
|
|
|
|
|
|
Физика компьютеров 2011 |
|
|
|
Выходы дешифраторов второй ступени будут |
|
|
|
Л.А.Золоторевич |
|
|
|
23 |
|
Многоступенчатые дешифраторы (прдлж) |
||
|
Получили схему синхронизируемого двухступенчатого дешифратора на 6 входов и 64 выхода (6 64),
реализованного с помощью девяти дешифраторов 3 8.
Если выходы второй ступени использовать в качестве
Физика компьютеров 2011
синхровходов третьей Лстепени,.А.Золоторевичто получим дешифратор
|
|
|
24 |
|
Многоступенчатые дешифраторы (прдлж) |
||||
|
||||
Матричные дешифраторы: |
|
|||
|
|
|
|
|
|
|
|
|
|
Физика компьютеров 2011 Л.А.Золоторевич
|
25 |
|
Многоступенчатые дешифраторы (прдлж) |
||
|
||
|
|
|
Наряду с дешифраторами типа «1 из 2**n» |
|
|
существует много других специальных |
|
|
дешифраторов, которые осуществляют |
|
|
преобразование кодов и чисел в те или иные |
|
|
нужные в частных случаях формы. |
|
|
Типичным примером специального дешифратора |
|
|
может служить преобразователь кода в |
|
|
семисегментный код. Этот преобразователь |
|
|
получает десятичную цифру в четырехбитовом |
|
|
двоично-десятичном представлении и формирует |
|
|
значения на семи выходных линиях, которые |
|
|
используются для управления светодиодным |
|
|
индикатором. |
|
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
|
26 |
|
Мультиплексоры |
|||
|
|
|||
|
|
|
|
|
|
На логическом уровне мультиплексор представляет |
|
|
|
|
собой схему с 2**n входами, одним выходом и n |
|
|
|
|
линиями управления, которые выбирают один из |
|
|
|
|
входов. Выбранный вход соединяется с выходом. |
|
|
|
|
|
|
||
|
Входы мультиплексора подразделяются на |
|
||
|
информационные |
|
||
|
х1, х2, … хm и управляющие (адресные) а1,а2,…аn. |
|
||
|
Обычно m=2**n. |
|
||
|
Мультиплексоры (селекторы) осуществляют |
|
||
|
функцию выбора данных от одного из нескольких |
|
||
|
источников. Традиционное использование |
|
||
|
мультиплексоров (селекторов) состоит в |
|
||
|
управляемой передаче данных от |
|
||
|
нескольких входных каналов в один |
|
||
|
Физика компьютеров 2011 |
|
||
|
выходной канал. Каждый из входных |
|
||
|
Л.А.Золоторевич |
|
||
|
каналов подключается к выходному только под |
|
||
|
27 |
|
Мультиплексоры |
||
|
Мультиплексор работает по принципу коммутатора.
На рисунке изображена структура механического коммутатора:
Где применяются мультиплексоры?
Мультиплексоры применяют
также
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
|
|
|
|
|
|
|
|
|
|
|
28 |
Мультиплексоры |
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
||||
Мультиплексоры применяют: |
|
|
|
|
|
|
|
|||||||
для преобразования параллельного кода в |
||||||||||||||
последовательный; |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
на выходе запоминающих устройств при считывании |
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
информации по одноразрядной шине; |
|
|
|
|
|
|
|
|||||||
в качестве генератора булевых функций и т.д. |
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рассмотрим схему четырехвходового |
|
|
|
|
|
|
|
|||||||
мультиплексора 4 1 |
|
|
|
|
|
|
|
|
|
|
|
|||
Очевидно, что число адресных входов будет равно 2 (m |
||||||||||||||
= 2n) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Закон подключения |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
F=^a |
^a |
x |
|
+ ^a |
a |
x |
|
+ |
|
|
|||
следующей таблицы |
|
1 |
0 |
|
0 |
1 |
0 |
|
1 |
|
|
|
|
|
X a1 a2 |
|
a1^a |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
X0 0 0
X1 
0 
1
X2 1 0
X3 
1 
1 Физика компьютеров 2011
Л.А.Золоторевич
|
|
|
|
|
29 |
|
Мультиплексоры |
||||||
|
||||||
Выражение для F |
|
|||||
|
Y=F=^a1^a0x0 + ^a1a0x1 + a1^a0x2 |
|
|
|||
|
+ a1a0x3 |
|
|
|
|
|
|
Z0=^a1^a0 |
|
|
|
|
|
|
Z1=^a1a0 |
|
|
|
||
|
Функции Z0 ÷ Z3 |
|
|
|||
|
Z2=a1^a0 |
реализуем |
|
|
||
|
двухвходовым |
|
|
|||
|
Z3=a1a0 |
дешифратором |
|
|
||
F=Z x + Z x + Z x + Z x
Физика компьютеров 2011
Л.А.Золоторевич
|
30 |
|
Мультиплексоры |
||
|
Схему селектора можно расширить для
многобитовых слов, добавив элемент 4И-ИЛИ в соответствии с числом разрядов в слове.
Дешифратор достаточно иметь один.
Это позволяет выбирать целое число, а не только один бит
Условное графическое обозначение мультиплексора:
Физика компьютеров 2011 Л.А.Золоторевич
|
31 |
|
Мультиплексоры (прдлж) |
||
|
||
Для получения мультиплексоров большой |
|
|
размерности можно воспользоваться |
|
|
многоступенчатой схемой: |
|
Пусть требуется построить «MS n 1»,
имея в своем распоряжении мультиплексоры «MS m 1», где n > m.
Определим необходимое число мультиплексоров «MS m 1» для первой ступени
Вычисляем разрядность адресных шин управления
|
«MS n 1» |
N = log2n |
|
«MS m 1» |
M = log2m |
Выходы первой ступени будем подсоединять на |
||
входы второй. |
|
|
|
|
|
|
Физика компьютеров 2011 |
|
Для управления первой ступенью достаточно M |
||
|
Л.А.Золоторевич |
|
|
|
|
32 |
|
Мультиплексоры (прдлж) |
||||
|
||||
Пример: Построим мультиплексор 32 |
|
|||
1 на основе мультиплексоров 8 1. |
|
|||
|
|
|
|
|
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
|
33 |
|
Мультиплексоры (прдлж) |
|||||
|
|||||
Последний мультиплексор имеет смысл |
|
||||
заменить |
|
||||
на «MS 4 1»: |
|
|
|
||
|
|
||||
|
|
|
|
|
|
Физика компьютеров 2011 Л.А.Золоторевич
|
|
|
34 |
|
Мультиплексоры (прдлж) |
||||
|
||||
Применение мультиплексоров в |
|
|||
многоразрядных сдвигателях двоичных |
|
|||
кодов. |
|
|||
|
|
|
|
|
Физика компьютеров 2011 Л.А.Золоторевич
|
35 |
|
Мультиплексоры (прдлж) |
||
|
||
Генератор двоичных |
|
|
последовательностей |
|
|
на мультиплексорах. |
|
Мультиплексор можно использовать для генерации двоичных повторяющихся последовательностей. Это широко используется в блоках управления, модемах, в устройствах передачи и контроля данных.
Пример: Предположим, что необходимо
генерировать повторяющуюся последовательность сигналов некоторого вида (пачки сигналов): 1 0 0 0 1 0 0
Физика компьютеров 2011 Л.А.Золоторевич
|
36 |
|
Демультиплексоры |
||
|
Демультиплексором называется операционный узел ЭВМ осуществляющий передачу информационного сигнала с одного входа на один из m выходов.
Демультиплексор кроме информационного входа
содержит n управляющих (возможно, адресных) входов: m=2n
Механический аналог демультиплексора:
Физика компьютеров 2011 Л.А.Золоторевич
|
37 |
|
Демультиплексоры (прдлж) |
||
|
Демультиплексор можно реализовать на синхронном дешифраторе. В этом случае синхровход принимается за информационный, а остальные входы являются управляющими.
Код на этих входах определяет номер
возбуждаемого выхода.
Если демультиплексор не стробирующий, то один из входов берем за информационный, а остальные
за управляющие.
Условное
демультиплексора:
Физика компьютеров 2011 Л.А.Золоторевич
|
38 |
|
Демультиплексоры (прдлж) |
||
|
Мультиплексоры и демультиплексоры широко применяются в ВТ для организации работы двух и более устройств с одной шиной данных, то есть там, где требуется коммутаци (без разрыва электрической связи).
Спроектируем демультиплексор на выхода, управляемого двухразрядным кодом по следующему закону:
Схему нетрудно доработать и получить
синхронный
демультиплексор
Физика компьютеров 2011 Л.А.Золоторевич
Программируемые логические матрицы |
39 |
|||||||||
|
Известно, что любую функцию (таблицу истинности) |
|
|
|
||||||
|
можно представить в виде суммы произведений |
|
|
|
||||||
|
(СДНФ) и, следовательно, воплотить в схеме, используя |
|
|
|
||||||
|
вентили И и ИЛИ. |
|
|
|
|
|
|
|||
|
Для вычисления сумм произведений можно |
|
|
|
||||||
|
использовать специальную микросхему, которая |
|
|
|
||||||
|
называется программируемой логической матрицей |
|
|
|
||||||
|
( ПЛМ ). |
|
|
|
|
|
|
|
|
|
|
Приведем пример использования |
|
|
|
||||||
|
программируемой логической матрицы: |
|
|
|
||||||
|
A |
B |
C |
M |
|
|
Это таблица истинности функции |
|
|
|
|
0 |
0 |
0 |
0 |
|
|
большинства, которая принимает |
|
|
|
|
следующей таблицей |
|
значение 0, если большинство |
|
|
|
||||
|
0 |
0 |
1 |
0 |
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
|
|
переменных равно 0, и 1, если |
|
|
|
|
0 |
1 |
1 |
1 |
|
|
большинство переменных равно |
|
|
|
|
|
|
|
|
|
|
||||
|
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
1 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
1 |
1 |
0 |
1 |
|
|
Схему построим как обычно |
|
|
|
|
1 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
Физика компьютеров 2011 |
|
|
|
|||
|
|
|
|
|
|
|
||||
|
|
|
|
|
Л.А.Золоторевич |
|
|
|
||
Программируемые логические матрицы |
40 |
Физика компьютеров 2011 Л.А.Золоторевич
Программируемые логические матрицы |
41 |
|
ПЛМ содержит две группы шин: вертикальные шины, на которых синтезируются конъюнкции, и горизонтальные шины, на которых синтезируются дизъюнкции конъюнкций.
Пусть в нашем распоряжении имеется микросхема, которая содержит входы для 12 переменных. Дополнительные сигналы (инверсии) генерируются внутри самой микросхемы. В итоге всего получается 24 входных сигнала.
Пусть в микросхеме имеется 50 вертикальных шин, на которых может быть получено 50 различных конъюнкций от входных переменных. Каждая из
входных линий может быть подсоединена к
требуемой вертикальной шине плавкой перемычкой. При выпуске с завода все 1200
перемычек остаютсяФизика компьютеровнетронутыми2011.
Запрограммируем нашуЛ.А.ЗолоторевичПЛМ определенным образом,
Программируемые логические матрицы |
42 |
|
Пусть в микросхеме имеется 6 горизонтальных шин, на которых может быть реализовано 6 дизъюнкций с конъюнкциями ранга до 50.
Итак микросхема имеет 12 входных и 6 выходных выводов (то есть всего 18 информационных выводов).
Для реализации же нашей функции большинства достаточно трех входов из 12 и один выход из 6.
Процесс программирования состоит в пережигании перемычек а матрице
специальным устройством –
Физика компьютеров 2011
программаторомЛ..А.Золоторевич
Программируемые логические матрицы |
43 |
|
Физика компьютеров 2011 Л.А.Золоторевич
Программируемые логические матрицы |
44 |
|
|
Итак окончательно мы использовали: |
|
Только три из 12 входов, четыре из 50 конъюнкторов и один из 6 дизъюнкторов .
Четыре вентиля И должны вычислять
Вентиль ИЛИ принимает эти 4 произведения в качестве входных данных и вычисляет М.
Физика компьютеров 2011 Л.А.Золоторевич
Программируемые логические матрицы |
45 |
|
Матрицы, программируемые в условиях эксплуатации (то есть самостоятельно), все еще используются на практике чаще всего в специализированных
устройствах.
В настоящее время применяются программируемые
логические интегральные схемы (ПЛИС). Первым классом ПЛИС явились ПЛИС типа PLD (Programmable Logic Device – программируемое логическое
устройство), выполненные в виде отдельной микросхемы.
Известны следующие классы ПЛИС:
PLD (Programmable Logic Device) - программируемое
логическое устройство;
СPLD ( Complex PLD);
FPGA (Field Programmable Gate Array) – программируемая пользователем вентильная
матрица.
Современные ПЛИС отличаются одни от других как
функциональным наполнением, так и разными
возможностямиФизикапрограммированиякомпьютеров 2011функций. Одни
применяются для программированияЛ.А.Золоторевич в условиях