
- •1. Архитектурные принципы фон Неймана.
- •2. Структура фон-неймановской вычислительной машины.
- •3. Понятие организации и архитектуры.
- •4. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода/вывода.
- •5.Организация микропроцессорной системы (мпс): магистрально-модульный принцип организации мпс, основные классы микропроцессорных средств. Микропроцессорная система (мпс)
- •6. Типовые структуры мпс: магистральная, магистрально-каскадная, магистрально-радиальная.
- •7.Шинная организация микропроцессорных систем: с одной шиной, с двумя видами шин, с тремя видами шин.
- •8. Характеристики микропроцессоров.
- •9. Организация магистрали микропроцессорной системы. Трехшинная магистраль с раздельными шинами передачи адреса и данных.
- •10. Циклы обращения к магистрали.
- •11. Организация обращения к магистрали с синхронным доступом.
- •12. Организация обращения к магистрали с асинхронным доступом.
- •13. Совмещение адресной шины и шины данных. Двухшинная магистраль с совмещенными шинами адреса/данных.
- •14. Механизм пакетной передачи данных по системной магистрали.
- •15. Архитектура подсистемы памяти микропроцессорной системы. Характеристики подсистемы памяти микропроцессорной системы
- •16. Адресная память (запоминающие устройства с произвольным доступом).
- •17. Ассоциативная память.
- •18. Стековая память.
- •19. Основная память: блочная, циклическая и блочно-циклическая схемы организации основной памяти.
- •20. Кэш-память. Принципы кэширования памяти.
- •21. Способы отображения основной памяти на кэш-память. Архитектуры кэш-памяти.
- •22.Алгоритмы замещения информации в заполненной кэш-памяти.
- •23.Алгоритмы согласования содержимого кэш-памяти и основной памяти.
- •24.Концепция виртуальной памяти.
- •25.Страничная организация виртуальной памяти.
- •26.Сегментная организация виртуальной памяти. Комбинированная сегментно- страничная организация виртуальной памяти.
- •27.Архитектура подсистемы ввода/вывода микропроцессорной системы.
- •28.Организация прерываний в микропроцессорной системе.
- •29.Радиальная система прерываний.
- •30. Векторная система прерываний.
- •31.Организация прямого доступа к памяти в микропроцессорной системе.
- •32.Аккумуляторная архитектура микропроцессоров.
- •33.Регистровая архитектура микропроцессоров.
- •34. Архитектура микропроцессоров с выделенным доступом к памяти.
- •35.Стековая архитектура микропроцессоров.
- •36.Классификация команд микропроцессоров.
- •37.Структура (форматы) команд микропроцессоров.
- •38. Регистровые структуры микропроцессоров
- •39. Адресация данных в микропроцессорах: представление адресной информации, способы адресации.
- •40.Управление памятью в микропроцессорах: линейная и сегментная адресации, преобразование логических адресов в физические, управление виртуальной памятью.
- •41.Защита памяти в микропроцессорах: механизмы защиты, концепция привилегий.
- •42.Поддержка операционной системы в микропроцессорах.
- •43.Специальные прерывания (особые случаи, исключения) в микропроцессорах.
- •44.Мультипрограммный режим работы микропроцессоров.
- •45.Структурная организация однокристальных микроконтроллеров (на примере 8- разрядных микроконтроллеров): модульный принцип построения, типы процессорных ядер.
- •46.Резидентная (внутренняя) память микроконтроллеров.
- •47.Периферийные устройства микроконтроллеров: параллельные порты ввода/вывода, таймеры и процессоры событий, интерфейсы последовательного ввода/вывода.
- •48.Основы организации интерфейсов микропроцессорных систем.
- •49.Классификация интерфейсов.
- •50.Организация параллельной передачи данных.
- •51.Организация последовательной передачи данных.
- •52.Основы проектирования микропроцессорных систем: цикл проектирования мпс, средства разработки и отладки мпс.
40.Управление памятью в микропроцессорах: линейная и сегментная адресации, преобразование логических адресов в физические, управление виртуальной памятью.
Линейная и сегментная адресации
В современных МПС размер адресного пространства, требуемого программе для выполнения, может быть достаточно большим, так что число разрядов адреса при этом превышает размер машинного (информационного) слова конкретного процессора. В этом случае при адресации памяти в микропроцессоре возникают две задачи:
в какой форме размещать адрес в регистрах;
каким образом осуществлять вычисление адреса.
Для решения этих задачиспользуют два способа адресации: линейную и сегментную адресации.
По первому способу адрес представляет собой отдельное целочисленное значение и в процессоре адреса хранятся в специальных адресных регистрах соответствующей разрядности, превышающей разрядность регистров, используемых для обработки данных. Вычисление адреса осуществляется с помощью операции сложения, приращения и уменьшения слов соответствующей длины, которая превышает длину машинного (информационного) слова. Для этой цели можно несколько раз использовать АЛУ, предназначенное для обработки данных, но для ускорения вычисления адреса лучше использовать отдельный специальный сумматор соответствующей разрядности.Архитектура микропроцессора довольно сложная, но затоудобная, так как все адресное пространство используется как единое целое.
По второму способу всепространство адресов делится на множество сегментов. Пространство, разбитоена такие сегменты, называется сегментированным пространством адресов. Начальный адрес сегмента называется базовым. За каждым сегментом закреплен соответствующий номер. Порядок разбиения пространства может бытьпроизвольным, но, после того как он установлен, адрес можно представить с помощью номера сегмента и некоторого смещения внутри сегмента. При сегментной адресации такое разбиение позволяет представить адрес в видедвух целочисленных величин – номера сегмента и смещения, т.е. можно использовать два регистра меньшей разрядности (равной разрядности машинного слова), хранящих номера сегментов и значения смещений. Таким образом, вычисление адреса в принципе сводится только к вычислению смещения,т.е. для вычисления адреса можно воспользоваться темже АЛУ, что и для обработки данных, не прибегая к помощи специальных регистров и сумматоров повышенной разрядности, что значительноупрощает структуру процессора.
Преобразование логических адресов в физические
В целях рационализации процесса программирования программы и данныеудобно разбиватьна модули.Каждому модулю присваивается соответствующее имя, а адрес внутри модуля представляется некоторым смещением. Такие модули используются в произвольных комбинациях. Программа, разбитая на модули, может быть помещена в любую область основной памяти. При таком подходе пространство адресов удобно представлять в виде сегментированного пространства: если каждый модуль расположить в отдельном сегменте памяти,то обращение к памяти можно осуществлять с помощью номера соответствующего сегмента и смещения. Такой адрес называется логическим адресом. Таким образом, так как программный модуль и модуль данных организуются в виде отдельных сегментов, программирование осуществляется с помощью логических адресов. Когда
выполняется программа, составленная с помощью логических адресов, процессор в качестве адреса, также формирует логический адрес. Однако при обращении к этим сегментам, расположенным в основной памяти, в память надо передавать физический адрес, т.е. необходимо преобразованиелогического адреса в физический. Для этой цели между процессором и основной памятью помещают устройство, преобразующее логические адреса в физические, которое называется устройством управления памятью (УУП).
Принцип преобразования логических адресов в физические состоит в следующем. Местоположение сегмента в основной памяти указывается его базовым адресом. Базовый адрес каждого сегмента помещается в УПП. По номеру сегмента излогического адреса УУП находит базовый адрес сегмента, соответствующий его номеру. Физический адрес вычисляется путем сложения найденного базового адреса сегмента и смещения, заданного в логическом адресе:
Физический адрес = Базовый адрес сегмента + Смещение.
Для задания базового адреса сегмента используются дескрипторы (описатели) сегментов. В УУП имеются специальные регистры для хранения дескрипторов сегментов – регистры дескрипторов сегментов. Число этих регистров определяется числом используемых сегментов. Для выбора регистра служит номер сегмента. Существуют два способа выбора регистров. В соответствие с первым способом для хранения дескрипторов сегментов используется регистровый файл и адресом для выбора регистра служит номер сегмента. При этом, если номер сегмента является n-разрядным, необходимо использовать 2n регистров.
Второй способ предполагает организацию регистров дескрипторов в виде ассоциативной памяти. В этом случае в памяти
хранятся дескрипторы и соответствующие им номера сегментов. Схемы сравнения имеются во всех регистрах, поэтому сравнение осуществляется параллельно. В этом случае число регистров может быть меньше 2n.