ПИМС и МП. Лекции, задания / УчебнПособ_Р1_1_м

220

транзистора инвертора находится на крутом участке его выходной ВАХ и напряжение на нем может быть оценено по формуле

Uсио ≈ Io/(b │∆U│), (3.15)

где Io — ток утечки закрытого транзистора комплементарной пары;

b — удельная крутизна ВАХ открытого транзистора комплементарной пары;

│∆U│— модуль превышения порогового напряжения отпирающим в открытом транзисторе комплементарной пары

│∆U2│> 0 > │Ез–Uo2│

для VT2 и

│∆U1│>0 >│(Ес–Ез) –│Uo1││

для нагрузочного транзистора VT1.

С учетом значения Uсио выходные напряжения инвертора на комплементарной паре определяются по формулам

U0вых = Uсио2; U1вых = Ес – Uсио1.

Состояния U0вых, U1вых при управлениии инвертором с выходов аналогичных инверторов должны удовлетворять условию запасов ∆U1 по открыванию VT1 и∆Uз2 по закрыванию VT2

│Ес│ – │Uo1│–│∆U1│ ≥ U0вых ≤ (│Uo2│– │∆Uз2│) (3.16)

для низкого уровня выхода инвертора U0вых и, наоборот, условию запаса U31 по запиранию VT1 и ∆U2 по открыванию VT2 │Ес│ – │Uo1│+│∆U31│ ≤ U1вых ≥ (│Uo2│+│∆U2│). (3.16а)

Условия (3.16) для инвертора на взаимодополняющих транзисторах для выбранных напряжений запаса по отпиранию и запиранию выполняются согласованным с пороговыми напряжениями Uo1, Uo2 выбором напряжения питания Ес. Напряжение источника питания Ес рассматриваемого инвертора должно удов-

и при равных значениях ∆Ui, ∆Uзi однозначно определяется пороговыми напряжениями транзисторов.

Топологические конфигурации нагрузочного и переключающего транзисторов нет необходимости исполнять разными по форме и размерам. Амплитуда выходного напряжения инвертора

221

Um по состояниям управления транзистором VT2 определяется по формуле

Так как статическим выходным состояниям инвертора соответствует закрытое состояние одного из транзисторов пары, то энергопотребление инвертора в статическом состоянии пре-

деляется током утечки закрытого транзистора пары, порядок величины которого (10–8–10–10)А. Можно показать, что при

переключении инвертора энергопотребление и рассеяние мощ-

в котором Ти ≥ 2 Тф — есть длительность импульса, формируемого инвертором, а Q = Т/Ти — скважность импульсного сигнала. Из приведенного выражения следует, что энергопотребление инвертора повышается при повышении частоты переключения инвертора, при уменьшении скважности импульсной последовательности, при увеличении длительности фронтов переключения.

Достижение симметрии пороговых напряжений и сопротивлений каналов активного и нагрузочного транзисторов обеспечивает идентичность параметров зарядно-разрядных цепей инвертора и равенство фронтов включения и выключения инвертора. Длительность фронта переключения инвертора может быть оце-

где bi — удельная крутизна транзистора зарядной (или разрядной) цепи для суммарной емкости Сс.

Допустимая симметрия форм и размеров нагрузочного и переключающего транзисторов инвертора позволяет сократить размеры транзисторов и время переключения инвертора. Возможности уменьшения размеров КМДП-конструкций нивелируются вследствие необходимости включения в их структуры и топологии охранных колец (см. рис. 3.15). Низкое энергопотребление КМДП-инверторов и логических схем на их основе является оп-

222

ределяющим фактором широкого применения их в цифровых устройствах современной микроэлектроники.

3.2.5 Логические элементы на МДП-структурах

Логические элементы на транзисторах с одним типом индуцированного канала n-типа изображены на рисунках 3.21, а, б, в.

В логическом элементе 2И-НЕ, схема которого изображена на рисунке 3.21, б, в отличие от схемы логического элемента 2ИЛИ-НЕ, изображенной на рисунке 3.21, а, выходное напряжение U0 пропорционально числу обрабатываемых переменных увеличивается. Поэтому запас по управляющим напряжениям закрывания и открывания переключающих транзисторов изменяется, и эта зависимость ограничивает допустимое число логических входов схем И на уровне 3–5. Логический элемент ИЛИ-НЕ (см. рис. 3.21, а) не имеет названных недостатков, но имеет недостатком пропорциональное числу переменных увеличение емкости выходной цепи и соответственно пропорциональное увеличение длительности фронтов переключения (3.12). В схеме изображенной на рисунке 3.21, в, предусмотрена расширенная логическая обработка по отношению 2И-ИЛИ-НЕ. Как и в инверторе, в приведенных схемах логических элементов отдельный источник смещения затвора нагрузочного транзистора VT1 может регулировать уровень нелинейности его как резистора нагрузки. Снижению нелинейности при этом сопутствует сокращение длительности фронтов, особенно при заряде выходной емкости.

223

Применение в качестве нагрузочного транзистора со встроенным каналом, хотя и обеспечивает снижение нелинейности сопротивления, усложняет технологию производства элементов из-за разнородности транзисторов и вносит определенные ограничения в выбор этого решения.

Схемные построения логических элементов на транзисторах с разным типом канала изображены на рисунках 3.22, а, б, в. Как

видно по рисунку 3.22, количество необходимых транзисторов при выполнении логических элементов увеличивается в нагрузочной цепи пропорционально числу входных переменных элемента. Вследствие этого габариты логических элементов, исполняемых по КМДП-технологии, наряду с увеличением площади на применение охранных колец дополнительно повышаются из-за увеличения числа нагрузочных транзисторов. К названным недостаткам следует отнести пропорциональное понижение запасов по открыванию или закрыванию переключающих и нагрузочных транзисторов для КМДП при увеличении числа логических входов и для схем ИЛИ (элемент 2ИЛИ-НЕ на рис. 3.22, а), и для схем И (элемент 2И-НЕ на рис. 3.22, б) и для композиций входов (элемент 2И-ИЛИ-НЕ на рисунке 3.22, в). На выходах логических элементов технологии КМДП число объединяемых стоковых цепей увеличивается пропорционально числу сигнальных входов элемента и для логических элементов ИЛИ, и для элементов. Поэтому и время переключения выхода элементов также увеличива-

224

ется пропорционально числу его сигнальных входов. Фактором, определяющим применяемость КМДП-элементов, является низкое энергопотребление на низких частотах переключения элементов. Типовые эначения задержки переключения КМДП логических элементов равны (20–50) нС, что сопоставимо с со значениями для ТТЛ-элементов. При емкостях нагрузки более (5–10) пФ и частотах переключения более (1–2) МГц КМДП переключатели уступают ТТЛ-переключателям и по быстродействию и сопоставимы с ними по энергопотреблению.

Работа переключения МДП-элементов с квазилинейной нагрузкой (нагрузочный и переключающий транзисторы с каналом одного типа проводимости) при емкости нагрузки менее 5пФ составляет около (30–50) пДж. По этому показателю элементы МДП уступают ТТЛ- и ЭСЛ-элементам и тем более уступают элементам ТТЛШ и И2Л.

3.2.6 Совмещенные биполярнополевые структуры

Совместное применение технологии формирования полевых и биполярных транзисторов (БИМОП-структуры) позволяет рационально сочетать позитивные черты одних и других приборов. К таким позитивным свойствам полевых транзисторов следует отнести исчезающие: малый входной ток управления, огромное усиление по мощности и малое число слоев в МДПтранзисторе. Позитивным свойством биполярного транзистора является в несколько порядков более низкое сопротивление выходной цепи в открытом состоянии и во столько же раз более высокий выходной ток, чем у полевого транзистора, при равных плоскостных размерах. Спектр разнообразных решений по совмещенным структурам обширен. Типичное совмещение на кристалле полевых структур с разным типом канала и структуры БПТ приведено на рисунке 3.15, где слой n соответствует коллекторному эпитаксиальному слою БПТ структуры ЭПСК. Другим примером является составной МДП-БПТ-транзистор, изображенный на рисунке 3.23, исполненный в общем коллекторном кармане БПТ-транзистора.

Размещением стока n-типа на коллекторном кармане БПТ и истока n-типа за пределами коллекторного кармана на р-под-

225

ложке реализуется пара БПТ n-p-n-типа и n-ка- нального МДП-транзисто- ра, изображенная на рисунке 3.24. Диод VDи соответствует изоляции коллектора от подложки p-n-пере- ходом. Символ П соответствует выводу подложки. В общем коллекторном кармане структуры ЭПСК мо-

гут исполняться и БПТ вертикальной структуры, и дополняющий БПТ продольной структуры, и согласно рисунку 3.15, р-канальный МДП-транзистор, и n-канальный МДП-

транзистор на базовом слое. Если с исполнением БПТ- и МДП-приборов в общей или раздельных изолированных областях (карманах) связано усложнение технологии, то на выбор размещения приборов в общих областях, как видно по рисункам 3.23, 3.24, оказывает влияние связанность электродов формируемых приборов. Вследствие недо-

пустимости образующихся связей, может быть востребовано размещение БПТ и МДП в раздельных изолированных областях. Технология совмещенных БПТ- и МДП-транзисторов в первую очередь содействовала совершенствованию конструкций и параметров микросхем преобразования аналоговых сигналов.

В логических элементах совмещенная технология получила распространение в элементах инжекционно-полевой логики (ИПЛ). В отличие от биполярных элементов И2Л вертикальный n-p-n+-транзистор заменяется на полевую структуру с каналом, управляемым р-n-переходом. На рисунке 3.25 изображена совмещенная транзис-торная структура ИПЛ, состоящая из вертикального n-канального полевого транзистора между электродами И-С и горизонтального биполярного р-n-р-транзистора с электродами Ин-И-З. Коллектор р-типа и база n-типа горизонтального р- n-р-транзистора структуры совмещены соответственно с

226

областями затвора и истока n-канального полевого транзистора. Стоком n-канального полевого транзистора является легированная n+-область (коллекторы многокол-

лекторных структур «классических» И2Л).

Состояния полевого транзистора опреде-

ляются потенциалом затвора относительно n-области.

Удельное сопротивление n-слоя и размеры поперечного сечения канала выбираются так, чтобы при нулевом потенциале затвора (рис. 3.26, а) область объемного заряда р-n-перехода «затвор — канал» полностью перекрывала поперечное сечение канала. Это состояние реализуется при внешнем замыкании ключом Кл цепи затвора с подложкой (в цепи ключа протекает ток Iз = αN Iи). При разомкнутом ключе Кл (рис. 3.26, б) область затвора (коллектор биполярного транзистора) заряжается положительно за счет экстракции дырок из n-базы (структура биполярного р-n-p- транзистора). В этом случае область объемного заряда р-n- перехода затвор — канал сужается так, что образуется проводящий канал n-типа между истоком и стоком. Ток канала определяется потенциалом затвора. В ИПЛ-структуре ослабляются взаимные связи между стоками в сравнении с коллекторами классиче-

Рисунок 3.26

227

ских И2Л, снижаются время выключения и влияние пространственной удаленности каналов от инжектора на ток выходной цепи элемента. При повышенных токах инжектора возможна переинжекция дырок из р-области затвора в n-область, ток стока канала будет дополнительно модулироваться изменением проводимости канала и будет возрастать влияние накопления неосновных носителей на время переключения.

Совмещенные транзисторные структуры нормально работают при изменении токов инжекторов в широком диапазоне от долей микроампер до единиц миллиампер.

3.2.7Полевые элементы устройств хранения информации

Базовыми элементами исполнения запоминающих устройств на МДП-транзисторах являются статические и динамические элементы памяти (ЭП) [3, 8, 11]. Схемы статических ЭП изображены на рисунках 3.27, а, б. В них применяются статические триггеры, составленные из активных МДП-транзисторов VT5, VT6 и динамических нагрузочных сопротивлений, исполненных на транзисторах VT3, VT4 c одним типом канала (см. рис. 3.27, а) и разным типом канала (см. рис. 3.27, б). Транзисторы VТ1 и VТ2 используются в качестве вентилей подключения к триггеру, В статическом состоянии адресная шина заземлена, и транзисторы VТ1, VТ2 закрыты, изолируя триггер от разрядных шин. На рисунке 3.27, в приведены временные диаграммы функционирования статического ЭП.

При считывании, с результате подачи импульса в адресную шину, транзисторы VТ1, VТ2 отпираются и контролируется ток, протекающий через открытую половину триггера. Подбором амплитуды напряжения считывания обеспечивается неизменное состояние триггера с тем, чтобы осуществить неразрушающее считывание. При записи одна из разрядных шин получает потенциал общего провода и в узлах триггера устанавливаются соответствующие уровни напряжений. Потребление энергии в статических режимах определяется нагрузочными транзисторами VТЗ, VТ4 и слабо не зависит от смены режимов считывания – записи.

228

Рисунок 3.27

Существенное снижение потребляемой мощности статических ЭП можно достигается в схеме на рисунке 3.27, б с применением МДП-транзисторов с каналами разных типов проводимостей, где один из транзисторов в последовательной паре «активный прибор-нагрузка» всегда открыт, а второй — всегда закрыт, поэтому потребляемая элементом мощность мала и определяется в статическом режиме лишь токами утечки.

Наряду с малым рассеиванием энергии, что обеспечивает их высокую надежность, к достоинствам таких схем относятся высокая степень использования напряжения питания (размах выходного сигнала практически равен этому напряжению), большая помехоустойчивость, способность работать от одного источника питания с низкими требованиями по стабильности напряжения. Недостатком КМДП схем, как отмечалось, являются повышение в сравнении с одноканальными структурами удельной стоимости ЭП и меньшая плотность упаковки.

Динамические интегральные ЭП на МДП-транзисторах позволяют добиться трех-, четырехкратного увеличения плотности