221

Выходное напряжение +140 В используется в этом мониторе для выработки напряжения, которым питается выходной каскад строчной развертки. От этого напряжения зависит размер изображения по горизонтали, а следовательно, его нужно поддерживать на стабильном уровне. Для этой цели в ИБП организована цепь отрицательной обратной связи, в состав которой входят оптрон IC603и усилитель сигнала ошибкиIC652со встроенным высокостабильным источником опорного напряжения. Цепь ОС построена таким образом, что, кроме стабилизации напряжения 140 В, она контролирует наличие напряжения 16 В. Для этой цели от источника 16 В с помощью цепиR631,Q603,C628образован параметрический стабилизатор напряжения на стабилитронеQ603. Это напряжение является питающим для микросхемы IC652.

Регулировка выходного напряжения происходит следующим образом. При увеличении выходных напряжений, в частности +140 В, через делитель на сопротивлениях R659  R660увеличивается потенциал на выводе 2 микросхемыIC652. Этот потенциал внутри микросхемы сравнивается с напряжением высокостабильного источника опорного напряжения. Чем больше отклонение напряжения от номинального, тем больший ток протекает через микросхему, светодиод оптрона и резисторR658на стабилитронQ603. Светодиод начинает светиться ярче, а транзистор оптопары начинает открываться сильнее, что приводит к уменьшению напряжения на входе 13 ШИМ-контроллера. В соответствии с этим периоды открытого состояния транзистора становятся несколько короче, уменьшается количество энергии, отдаваемой в трансформатор, и это компенсирует увеличение напряжения +140 В. При снижении уровня выходных напряжений ИБП процесс регулировки имеет обратный знак.

При пропадании напряжения +16 В ток микросхемы усилителя ошибки исчезает, светодиод гаснет, и контроллер отключается. Эту же операцию можно провести и искусственным путем, если на базу транзистора Q656подать положительный потенциал от процессора монитора. Транзистор откроется, зашунтирует резисторR660, напряжение на выводе 2 микросхемы упадет, светодиод погаснет, источник питания отключится.

Выходные напряжения вторичных цепей ИБП используются в мониторе для получения других вспомогательных напряжений. На принципиальной схеме показана специализированная микросхема аналогового стабилизатора IC604,позволяющая получить из напряжения +16 В напряжения +5 Ви +12 В. Эти микросхемы имеют управляющий входon/off, что позволяет по командам, поступающим от центрального процессора монитора, включать или отключать то или иное напряжение питания согласно сигнальной системе управления питанием.

Раздел IV. Обзор программных средств для расчета, разработки и моделирования электронных устройств

28. Обзор и краткая характеристика программных продуктов

для расчетов, автоматизированного проектирования

и моделирования электронных устройств

Общие замечания. На рынке программного продукта представлена огромная номенклатура лицензированного программного обеспечения для использования в сферах экономики, управления, бизнеса, научных исследований, образования и проч. Только в сфере электроники можно насчитать не менее 50 специализированных пакетов программ различного объема и направленности. Это программы для рабочего и профессионального проектирования, разработки и моделирования процессов в аналоговых и цифровых электронных цепях, построения принципиальных схем, компоновки и трассировки печатных плат, проектирования микросхем, организации библиотек компонентов.

Некоторые программы позволяют автоматизировать все стадии процесса разработки схем и плат. Отдельные программы предоставляют возможность подключения аппаратуры для обработки сигналов в реальном времени и предназначены для моделирования аналоговых и цифровых устройств, заданных функциональными схемами.

Ряд программ представляет собой мощные электронные лаборатории. Они включают библиотеки резисторов, катушек индуктивности, конденсаторов, полупроводниковых диодов, биполярных и полевых транзисторов, операционных усилителей и компараторов напряжения, управляемых ключей. Программы снабжены готовыми виртуальными инструментами (осциллограф, измеритель частотных и фазовых характеристик, генератор функций, цифровой мультиметр, таймер, анализатор состояний логических устройств, редактор формы сигналов).

В рамках учебного процесса такие программы можно рекомендовать для выполнения студенческих курсовых и лабораторных работ.

Некоторые программы предназначены для проектирования и моделирования устройств СВЧ-электроники: систем связи, оптико-электронных устройств, антенн, других устройств СВЧ.

Среди всех программ указанной направленности особое положение занимает программный продукт Active-VHDL.

28.1. Программный продукт Active-VHDL (фирмы Aldec, Inc.)

VHDL – это акроним: «V» (Very High Speed Integrated Circuit) обозначает очень высокоскоростную интегральную схему и «HDL» (Hardware Description Language) означает аппаратный язык описания. Это сложное наименование было создано в американском военном ведомстве U.S. Department of Defence, которое было первым учреждением, понимавшим выгоды языка проектирования, базирующегося на документации, разработке и моделировании электронных устройств. При их субсидировании VHDL был разработан и представлен для проектирования. VHDL-приложения появились в начале 1990-х годов. С 1994 г. проектировщики начали использовать их на персональных компьютерах при разработке сложных цифровых систем.

Можно назвать нижеследующие объективные предпосылки возникновения программной среды VHDL.

Теоретически любая цифровая электронная система может быть описана булевыми уравнениями. Классический метод проектирования (на основе известной таблицы истинности цифрового устройства) требует написания для каждого выхода схемы одного уравнения, в котором фигурируют переменные, действующие на определенных входах. Для оптимизации этого метода было разработано много приемов, включая минимизацию уравнений.

Главный недостаток традиционных методов проектирования – ручная работа по описанию цифрового устройства набором логических уравнений. Этот недостаток может быть полностью устранен языками описания оборудования (HDL). Большинство HDL-инструментальных средств основано на использовании конечных автоматов для последовательностных устройств и таблиц истинности для комбинационных блоков. Такие описания цифрового устройства автоматически преобразуются в код HDL, который может быть реализован инструментальными средствами синтеза.

Другой недостаток традиционных методов проектирования возникает при разработке больших цифровых устройств. Работать с сотнями логических уравнений может быть трудно, но возможно. Однако тысячи логических уравнений трудно вообразить. При традиционных методах проектирования общепринято, что схемные решения с более чем шестью тысячами элементов становятся нереальными. В то же время современные интегральные микросхемы содержат миллионы и десятки миллионов элементов и их сложность все возрастает.

При решении такой задачи можно воспользоваться макросами библиотек некоторого программного продукта, содержащими наиболее популярные типы отдельных устройств: логические элементы, триггеры, счетчики, шифраторы, дешифраторы и т.д., и это позволит избежать ненужных усилий по разработке известных структур. Но, с другой стороны, можно использовать специализированные VHDL-библиотеки, содержащие описания тех же самых основных структур, и сохранять полную независимость от конкретного программного продукта.

Очень большие цифровые структуры более эффективно проектируются с помощью файлов, написанных на языке VHDL, потому что в его едином библиотечном файле содержится описание большого количества устройств единой структуры, в то время как схемотехнические библиотеки обычно используют один файл для каждого элемента большой структуры. Таким способом экономится дисковое пространство и повышается производительность работы при проектировании.

Имеются различные уровни описания системы: от уровня отдельного транзистора до описания сложной системы. Эти уровни могут быть проанализированы в терминах их структуры и поведения. Сегодняшние технологии настолько сложны, что традиционные методы проектирования не охватывают полный спектр уровней разработки, поскольку они ориентировались на самый низкий уровень (уровень транзистора), требующий дальнейшей схемной интеграции этих элементов.

Необходимость различных уровней описания означает, что различные части документации при проектировании создаются различными способами, что заостряет проблему совместимости используемых инструментальных средств. С другой стороны, растут затраты времени на изучение этих многочисленных инструментальных средств. Проектировщики нуждаются в едином языке, который упростил бы документацию и стандартизацию передачи данных между различными этапами технического проекта.

VHDL – это качественный скачок вперед к единому языку описаний. При этом имеются несколько инструментальных средств, доступных для синтеза из VHD-спецификаций системы, одни из них – это программные продукты EVITA и Active-CAD.

Первоначально слово «синтез» не упоминалось как одна из причин для создания VHDL языка. Действительно, VHDL был прежде всего предназначен для целей разработки, моделирования и документации. Возможности синтеза как способа автоматизировать процесс проектирования были доработаны несколько позже.

Несмотря на то что VHDL был первоначально разработан для нужд американского департамента обороны, он скоро получил коммерческое использование. Большим достижением его разработчиков было то, что они сделали VHDL широко доступным через стандарты IEEE – Института Электрической и Электронной Инженерии, наиболее влиятельной и профессиональной организации в этой отрасли. Первый VHDL-стандарт появился в 1987 г. как СТД 1076. Следуя канонам IEEE, он был изменен в 1993 г. Следующее изменение стандарта языка было выполнено в 1998 г. (все стандарты IEEE должны пересматриваться каждые пять лет). В ответ на потребности проектировщиков было приложено много усилий по созданию наиболее универсального языка. Эти работы привели к нескольким новым стандартам, которые поддерживают основной 1076 IEEE VHDL-стандарт.

В настоящее время есть несколько факторов, которые делают VHDL привлекательным для проектировщиков:

• это наиболее популярный HDL-язык во всем мире;

• проектируемые в нем системы могут быть определены структурными и/или поведенческими способами на различных уровнях;

• наличие хороших VHDL-ориентированных инструментальных средств моделирования;

• Active-VHDL – новое поколение моделирующей VHDL среды, которое тесно связано с проектирующей средой Active-CAD. Графический интерфейс пользователя позволяет работать на всех стадиях разработки от описания аппаратной части через синтез и отладку до моделирования устройства;

• VHDL не ограничен электроникой.

Следует отметить, что в 1998 г. фирма Aldec Inc., Henderson, Nevada, USA провела кампанию по бездолларовому лицензированию продукта Active-VHDL-EDU в российских университетах.

Процесс ввода информации в HDL-проект поддерживается нижеследующими инструментальными средствами.

HDL-редактор – текстовый редактор без форматирования, который включает языковый помощник с набором шаблонов языка VHDL. HDL-редактор – инструмент для ввода файлов кода VHDL и испытательного стенда. Имеются несколько способов создания VHDL-кодов. Мастер новых файлов облегчает ввод информации в проект с помощью ряда фиксированных шагов. Каждый шаг требует некоторой определенной информации относительно файла, который создается. Необходимо определить имя файла и его специфику. Затем надо внести информацию относительно портов устройства. Так как мастер упрощает ввод данных при проектировании, использование его строго рекомендуется. VHDL-файл, сгенерированный мастером, похож на шаблон файла VHDL со всеми указанными пользователем и вставленными именами портов. Более опытные пользователи предпочитают создавать пустой VHDL-файл. Менее опытным пользователям рекомендуется использовать мастер, так как он устанавливает прямую связь с языковым помощником и пользователи могут выбирать желательный шаблон и копировать его в свой или в исходный файл окна языкового помощника, что все вместе ускоряет написание кода VHDL и сокращает число ошибок.

Редактор автоматов с конечными состояниями – инструмент для создания графики, которая может быть автоматически преобразована в соответствующие VHDL-коды. Редактор конечного автомата (процесс переходов между состояниями при ограниченном числе состояний) допускает простой и однозначный графический ввод устройства. Так как устройство может быть легко перенастроено на любое конечное состояние, редакторы автоматов становятся очень популярными среди проектировщиков, которые по достоинству оценивают технологическую независимость. Редактор состояний автоматов допускает графический ввод информации.

Редактор формы сигнала позволяет графически редактировать любую форму сигнала, используя перемещение, копирование, склеивание и получение новых форм сигнала. Графически отредактированные сигналы могут также использоваться как моделирующие входы вместе с мастером испытательного стенда.

Главные части Active-VHDL: окно просмотра проекта, окно проводника проекта HDL, редактор, редактор автоматов, окно просмотра сигнала, консоль, менеджер библиотек.

VHDL-код является совместимым и переносимым между VHDL-редакторами. Наличие проектов, написанных на языке VHDL, делает разработчика независимым от специализированных инструментальных средств. С другой стороны, схемотехнический файл обычно записывается в специализированных форматах и не может применяться со средствами проектирования в других программных продуктах. VHDL-файл более гибок, когда проект описан поведенческой моделью. В этом случае не требуются знания структуры разрабатываемого прибора, его нужно описать лишь на уровне поведения модели.

Active-VHDL допускает или пошаговое моделирование, которое является полезным для отладки исходного текста, или непрерывное моделирование для высокоскоростного анализа проекта и сравнения.

Языки описания оборудования HDL находят свое основное применение в разработке программируемых логических матриц (PLDS) различной сложности. Наиболее популярные из них – VHDL, Verilog и Abel.

Aldec Active-HDL. Active-HDL – полностью интегрированная среда для разработки и моделирования FPGA/CPLD (ПЛИС/ПЛМ) на языках VHDL, Verilog или смешано на VHDL / Verilog и EDIF-основанных проектов. Active-HDL имеет ряд конфигураций: стандартная, студенческая, плюс и профессиональная версии.

Стандартная версия. Программная оболочка Active-HDL Standard Edition является передовым средством в области сред для моделирования и верификации HDL-проектов с большим количеством вентилей. Поскольку размер программируемых микросхем ПЛИС и ПЛМ неуклонно растет, существует потребность в высокопроизводительных инструментальных средствах их разработки. Стандартная версия была разработана для инженеров, разрабатывающих ПЛИС/ПЛМ и служит мощным моделирующим средством для описания этих устройств на уровне регистровых передач. Стандартная версия поддерживает все инструментальные средства и библиотеки независимо от фирм изготовителей интегральных схем.

Студенческая версия. Основываясь на анализе запросов от пользователей всего мира, фирма Aldec Inc. разработала студенческую версию Active-HDL для проектирования и моделирования устройств вычислительной техники. Студенческая версия Active-HDL – самое выгодное предложение по соотношению стоимости и предоставляющимся возможностям для студентов, которые самостоятельно, помимо учебных программ, обучаются и работают в области проектирования средств вычислительной техники на языке VHDL по современным технологиям.

Версия плюс. Это новое предложение полностью интегрированной и удобной в использовании программной среды для разработки устройств на языке HDL. Продукт обеспечивает пользователей свободой выбора поставщиков интегральных схем, причем поддерживается большинство FPGA/CPLD (ПЛИС/ПЛМ) и ASIC (заказных схем) известных фирм-производителей. Версия плюс включает в себя откомпилированные библиотеки элементов для ПЛИС, ПЛМ и заказных схем, настраиваемые шаблоны для стыковки их со средствами логического синтеза и инструментальными средства программирования поставляемых интегральных схем.

Профессиональная версия. Имеет все функциональные возможности версии плюс, а также включает мощный ускоритель моделирования названный FPGA Booster, который использует метод упрощенного синхронного моделирования базовых циклов и расположен в самом ядре моделирующего устройства. Профессиональная версия была специально разработана для проектировщиков, которые создают проекты с большим количеством вентилей. Технология, использующая FPGA Booster, ускоряет моделирование от 10 до 100 раз в зависимости от скорости управления событиями моделирования, а это все в целом значительно уменьшает время моделирования и повышает производительность.